[发明专利]一种自适应速率匹配总线的桥接电路

摘要

本发明涉及涉及一种自适应速率匹配总线的桥接电路。它通过检测高速系统总线时钟(HCLK)和低速外设总线时钟(PCLK)之间的频率比，自动匹配总线转换速率，完成了AHB总线和APB总线的自动桥接。该总线桥接电路作为一个独立的IP，可广泛应用于基于AMBA总线架构的SOC嵌入式系统芯片的设计中。

主权项

1.一种自适应速率匹配总线的桥接电路，其特征在于该桥接电路主要包括：一HCLK/PCLK时钟频率比率检测电路，其在每两PCLK时钟周期完成对HCLK和PCLK之间的频率比的检测；在第一个时钟周期，一个计数器用HCLK作为计数时钟进行计数，计数的结果在第一个PCLK时钟周期结束时用HCLK存到一个寄存器中，该寄存器的值即为HCLK和PCLK之间的时钟频率比(RHCLK/PCLK)；在第二个时钟周期，用PCLK将RHCLK/PCLK锁存到另一个寄存器中，作为参考值(Ref_RHCLK/PCLK)；当系统改变PCLK频率时，在第一个PCLK时钟周期结束时RHCLK/PCLK会被更新，这样在第二个时钟周期，RHCLK/PCLK不等于Ref_RHCLK/PCLK，电路会产生一个复位信号，将AHB到APB的桥接电路复位，在第三个时钟周期(新的RHCLK/PCLK 检测周期)，由于Ref_RHCLK/PCLK已经被更新，等于RHCLK/PCLK，桥接电路会在新的PCLK频率下开始正常工作；根据检测到的HCLK和PCLK之间的时钟频率比，该总线桥接电路通过一AHB总线传输控制状态机AHB_FSM和一APB总线传输控制状态机APB_FSM，将系统对外设的读写操作时序从AHB协议转换到APB协议；AHB_FSM检测来自AHB总线的有效传输信号和接收来自APB_FSM的状态反馈，APB_FSM则用来接收来自AHB_FSM输出的有效读写控制信号，转换成遵循APB协议的对外设的有效读写信号，从而完成AHB和APB总线协议的转换；以及，一外设地址译码和数据选择通道电路，其会对来自AHB总线的高位地址进行译码，产生若干个外设接口的选通信号；低位地址则转换成APB总线的地址总线，同时在数据通路上，会根据外设接口选通信号，将数据送到不同的外设和读取来自不同外设的数据。