[发明专利]一种现场可编程门阵列的快速配置方法无效

专利信息
申请号: 200610105051.6 申请日: 2006-08-25
公开(公告)号: CN1912880A 公开(公告)日: 2007-02-14
发明(设计)人: 伍卫国;李思;刘轶;钱德沛;朱颖 申请(专利权)人: 西安交通大学
主分类号: G06F17/50 分类号: G06F17/50
代理公司: 西安通大专利代理有限责任公司 代理人: 陈翠兰
地址: 710049*** 国省代码: 陕西;61
权利要求书: 查看更多 说明书: 查看更多
摘要: 发明涉及一种现场可编程门阵列FPGA的配置方法,它将FPGA的配置数据存放在通用的非易失性存储器中,并通过一个通用型号单片机生成非易失性存储器的地址、片选和输出使能以及FPGA的配置控制信号,非易失性存储器输出的数据被直接输入到FPGA的配置数据端口,从而实现FPGA的并行化配置。与传统的采用专用配置器件对FPGA进行配置的方法相比,本发明具有实现成本低、速度快的优点。本发明可广泛应用于需要对SRAM工艺FPGA进行配置的场合。
搜索关键词: 一种 现场 可编程 门阵列 快速 配置 方法
【主权项】:
1.一种现场可编程门阵列FPGA的配置方法,其特征在于,步骤如下:A、选择一个数据字长为八位的非易失性存储器芯片,该芯片容量不小于待配置现场可编程门阵列FPGA配置数据容量,将现场可编程门阵列FPGA配置数据写入该芯片;B、选择一种单片机,该单片机的I/O引脚数量或扩展后的I/O引脚数量,不少于非易失性存储器地址、片选和输出使能数量与待配置现场可编程门阵列FPGA的配置控制引脚数量之和;C、将现场可编程门阵列FPGA的配置数据引脚与非易失性存储器的数据引脚相连;D、先将单片机最低编号I/O端口的最低位与现场可编程门阵列FPGA的配置数据时钟引脚相连,其它I/O引脚按照从低到高的顺序依次与非易失性存储器的地址引脚相连;E、将单片机剩余的I/O引脚与非易失性存储器的片选、输出使能和现场可编程门阵列FPGA的配置控制引脚相连;F、单片机生成现场可编程门阵列FPGA的配置控制信号以及非易失性存储器的片选、输出使能和地址信号,实现现场可编程门阵列FPGA的配置过程,在现场可编程门阵列FPGA的配置过程中,非易失性存储器的片选和输出使能一直保持有效,直到现场可编程门阵列FPGA配置结束。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于西安交通大学,未经西安交通大学许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/200610105051.6/,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top