[发明专利]DRAM中的自动隐藏刷新及其方法有效
| 申请号： | 200580016887.2 | 申请日： | 2005-04-28 |
| 公开（公告）号： | CN1957422A | 公开（公告）日： | 2007-05-02 |
| 发明（设计）人： | 佩里·H·派莱伊 | 申请（专利权）人： | 飞思卡尔半导体公司 |
| 主分类号： | G11C7/00 | 分类号： | G11C7/00 |
| 代理公司： | 中原信达知识产权代理有限责任公司 | 代理人： | 穆德骏;黄启行 |
| 地址： | 美国得*** | 国省代码： | 美国;US |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 存储器(10)具有多个存储器单元、用于接收低电压高频差分地址信号的串行地址端口(47)和用于接收高频低电压差分数据信号的串行输入/输出数据端口(52、54)。存储器(10)可以操作于两个不同的模式中的一个模式，即正常模式和缓存行模式。在缓存行模式中，存储器可以存取来自单一地址的完整的缓存行。在操作于缓存行模式中时，完全隐藏刷新模式允许适时的刷新操作。数据通过插入在多个子阵列(15、17)中，存储在存储器阵列(14)中。在隐藏刷新模式操作过程中，存取一个子阵列(15)同时刷新另一个子阵列(17)。可以将两个或多个存储器(10)链接在一起，以提供高速低功率存储器系统。 | ||
| 搜索关键词： | dram 中的 自动 隐藏 刷新 及其 方法 | ||
【主权项】：
1.一种集成电路存储器，包括：存储器阵列，其具有可刷新存储器单元的多个存储库；多个刷新计数器，所述多个刷新计数器中的刷新计数器用于对所述多个存储库中的一个对应的存储库中的刷新操作次数计数；和时钟计数器，其连接到多个刷新计数器，所述时钟计数器用于利用可选择的预定值进行初始化，所述可选择的预定值用于确定关于刷新操作的剩余的最大时间。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于飞思卡尔半导体公司，未经飞思卡尔半导体公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/200580016887.2/，转载请声明来源钻瓜专利网。
