[实用新型]改进的条件预充CMOS触发器

摘要

改进的条件预充CMOS触发器属于CMOS触发器技术领域，其特征在于：它具有把公知的名为SAFF_CP的条件预充结构的低电压摆幅时钟信号驱动的触发器电路中第一级锁存器内全部PMOS管的衬底直接连接到电源端，同时把第一级锁存器中唯一的一个栅极接同一电源端的NMOS管去掉，再把第一级锁存器的互补输出端分别连接到两个独立的并具有相同电路参数的单时钟相位锁存器上而形成的，它可以保证本实用新型所述触发器的互补输出端实现对称的上升沿延时和下降沿延时，相对于SAFF_CP触发器电路，它的建立时间很小，其结构也较简单，更有利于电路的使用和版图设计。

主权项

1.改进的条件预充CMOS触发器，其特征在于，它含有：第一级锁存器，它是把名为SAFF_CP的条件预充结构的低电压摆幅时钟信号驱动的触发器电路中的第一级锁存器内全部PMOS管的衬底直接连接到电源端VDD后形成的，它含有：第一或逻辑电路，它由两个漏极并联后作为该逻辑电路的输出端的NMOS管组成，其中，一个NMOS管的源极接时钟信号CLK，栅极接数据信号Db；另一个NMOS管的源极和栅极同时接另一个数据信号D，两个NMOS管的衬底都接地；第二或逻辑电路，它由两个漏极并联后作为该逻辑电路输出端的另外两个NMOS管组成，其中，一个NMOS管的源极接上述同一个时钟信号CLK，栅极接上述同一个数据信号D；而另一个NMOS管的源极和栅极都同时接上述同一个数据信号Db，两个NMOS管的衬底都接地；第一个PMOS管并联电路，它由两个其一端并联后接上述同一个电源的PMOS管并联而成，其中，第一个PMOS管的栅极接上述第一或逻辑电路的输出端，两个PMOS管的衬底都接上述同一个电源；第一个NMOS管串联电路，它由第一、第二两个NMOS管依次串联而成，两个NMOS管的衬底都接地，其中，第一个NMOS管的源极和上述第一个PMOS管并联电路的另一个并联节点相连后作为上述第一级锁存器的第一个输出端，用X表示，这个NMOS管的栅极与上述第一个PMOS管并联电路中第二个PMOS管的栅极相连后作为所述第一级锁存器的第二个输出端，用Y表示，第一个NMOS管的漏极与第二个NMOS管的源极连接；第二个PMOS管并联电路，它由另外两个其一端并联后接上述同一电源的PMOS管并联而成，其中，第二个PMOS管的栅极接上述第二或逻辑电路的输出端，两个PMOS管的衬底都接上述同一个电源；一个源极直接接地的NMOS管，它的栅极接上述同一个时钟信号CLK，它的衬底直接接地；第二个NMOS管串联电路，它由另外两个第一、第二NMOS管依次串联而成，两个NMOS管的衬底都接地，其中，第一个NMOS管的源极和上述第二个PMOS管并联电路的另一个并联节点相连后再与作为上述第一级锁存器和第二个输出端的Y端相连，这个NMOS管的栅极与上述第二个PMOS管并联电路中第一个PMOS管的栅极相连后再与作为上述第一级锁存器的第一个输出端的X端相连，第一个NMOS管的漏极与第二个NMOS管的源极连接；其中，第二个NMOS管的漏极与上述第一个NMOS管串联电路中第二个NMOS管的漏极并联后连接上述源极直接接地的NMOS管的漏极；一个反相器，它的输入端与上述第一个NMOS管串联电路中的第二个NMOS管的栅极相连后接到上述数据信号D，它的输出端产生上述数据信号Db并同时连接到上述第二个NMOS管串联电路中的第二个NMOS管的栅极；第二级锁存器，它由第一、第二两个独立的并具有相同电路参数的单时钟相位锁存器并联后一端接上述同一个电源而另一端共同接地后构成，每一个单时钟相位锁存器依次由一个PMOS管、第一个NMOS管、第二个NMOS管相串联构成，上述PMOS管源极接上述同一个电源，上述同一个PMOS管漏极接上述第一个NMOS管的漏极，上述第一个NMOS管的源极接上述第二个NMOS管的漏极，上述第二个NMOS管的源极接地，所有的PMOS管衬底直接连接上述同一个电源，所有NMOS管的衬底直接连接地；其中，第二个单时钟相位锁存器中的一个PMOS管的栅极和该单时钟相位锁存器第一个NMOS管的栅极相连后接上述第一级锁存器的第一个输出端X，该单时钟相位锁存器中的第一个NMOS管的漏极接一个反相器输入端，该反相器输出端也是触发器输出端，表示为Qb；其中，第一个单时钟相位锁存器中的一个PMOS管的栅极和该单时钟相位锁存器中的第一个NMOS管的栅极相连后接上述第一级的第二个输出端Y，该第一个单时钟相位锁存器中的第一个NMOS管的漏极接另一个反相器输入端，该反相器的输出端是触发器的另一个输出端，表示为Q；上述第一、第二两个单时钟相位锁存器中的两个第二个NMOS管的栅极都接时钟信号CLK；在所述的第二级锁存器中，输出信号为Q的反相器输入端和输出信号为Qb的反相器输入端之间连接有一个保持电路，它由另外两个反相器反向并联而成，这两个反相器分别记为(Φ1)和(Φ2)，输出信号为Q的反相器的输入端连接到反相器(Φ1)的输入端，输出信号为Qb的反相器输入端连接到反相器(Φ2)的输入端。