[发明专利]适合矩阵转置的DDR存储控制器及矩阵行列访问方法有效

专利信息
申请号: 200510135207.0 申请日: 2005-12-27
公开(公告)号: CN1832035A 公开(公告)日: 2006-09-13
发明(设计)人: 郭勐;王贞松 申请(专利权)人: 中国科学院计算技术研究所
主分类号: G11C11/409 分类号: G11C11/409;G11C7/00;G06F12/00
代理公司: 北京泛华伟业知识产权代理有限公司 代理人: 高存秀
地址: 100080北京*** 国省代码: 北京;11
权利要求书: 查看更多 说明书: 查看更多
摘要: 发明公开了一种适合矩阵转置的DDR存储控制器,适用于DDR SDRAM存储器,包括:数据通道、地址生成单元、工作模式配置单元、中心控制单元、时钟单元、读数据总线、写数据总线、地址总线、配置总线和控制总线,还包括存储颗粒A接口单元、存储颗粒B接口单元。本发明还提供了一种矩阵行列访问方法,可以完全隐藏DDR颗粒的操作开销,实现不间断的数据传输;并在完成矩阵行访问和矩阵列访问时,都能够充分利用DDR颗粒2倍数据率的特性。
搜索关键词: 适合 矩阵 ddr 存储 控制器 行列 访问 方法
【主权项】:
1、一种适合矩阵转置的DDR存储控制器,包括:数据通道(3)、地址生成单元(4)、工作模式配置单元(5)、中心控制单元(6)、时钟单元(7)、读数据总线(8)、写数据总线(9)、地址总线(10)、配置总线(11)和控制总线(12),其特征在于,还包括存储颗粒A接口单元(1)、存储颗粒B接口单元(2),所述的存储颗粒A接口单元(1)和所述的数据通道(3)通过所述的读数据总线(8)和所述的写数据总线(9)相连接,所述的存储颗粒B接口单元(2)和所述的数据通道(3)通过所述的读数据总线(8)和所述的写数据总线(9)相连接;所述的存储颗粒A接口单元(1)、存储颗粒B接口单元(2)和所述的地址生成单元(4)通过地址总线(10)相连接;所述的存储颗粒A接口单元(1)、存储颗粒B接口单元(2)和所述的工作模式配置单元(5)通过所述的配置总线(11)相连接;所述的中心控制单元(6)通过控制总线(12)和存储颗粒A接口单元(1)、存储颗粒B接口单元(2)、数据通道(3)、地址生成单元(4)、工作模式配置单元(5)相连接;所述的时钟单元(7)为整个存储控制器提供工作需要的时钟信号。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于中国科学院计算技术研究所,未经中国科学院计算技术研究所许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/200510135207.0/,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top