[发明专利]逻辑电路无效
| 申请号： | 200510125200.0 | 申请日： | 2005-11-24 |
| 公开（公告）号： | CN1783718A | 公开（公告）日： | 2006-06-07 |
| 发明（设计）人： | 高桥弘行;高野将 | 申请（专利权）人： | 恩益禧电子股份有限公司 |
| 主分类号： | H03K19/00 | 分类号： | H03K19/00;G11C11/401 |
| 代理公司： | 中原信达知识产权代理有限责任公司 | 代理人： | 陆锦华;樊卫民 |
| 地址： | 日本*** | 国省代码： | 日本;JP |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 一种逻辑电路，实现了传输延迟时间的缩短，可对应高速化。具有以逻辑信号为输入的第1和第2输入端子(A、B)，具有源极分别与对应的第1和第2输入端子(A、B)连接，栅极与第2和第1输入端子(B、A)交叉连接的第1和第2MOS晶体管(NM1、NM2)，第1和第2MOS晶体管(NM1、NM2)的漏极共连，具有在第1电源VDD和第1、第2MOS晶体管(NM1、NM2)的漏极的共用节点(N1)之间连接，栅极接受复位信号(/RESET)，在复位时导通的MOS晶体管(PM1)，还具有输入端与共用节点N1连接的反相器(INV)。 | ||
| 搜索关键词： | 逻辑电路 | ||
【主权项】：
1.一种逻辑电路，其特征在于具有：分别把逻辑信号作为输入的多个输入端子；以及第1信号端子分别与对应的所述输入端子连接，控制端子与所述第1信号端子所连接的所述输入端子之外的所述输入端子连接的多个晶体管。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于恩益禧电子股份有限公司，未经恩益禧电子股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/200510125200.0/，转载请声明来源钻瓜专利网。
- 上一篇：等离子显示器的驱动方法
- 下一篇：封闭型压缩机的传动装置
