[发明专利]一种实现大容量无阻塞时分交换网络的方法及其单板装置无效
| 申请号： | 200510011795.7 | 申请日： | 2005-05-26 |
| 公开（公告）号： | CN1870833A | 公开（公告）日： | 2006-11-29 |
| 发明（设计）人： | 潘厚源;鲍小云;陈戟;陈之光 | 申请（专利权）人： | 中兴通讯股份有限公司 |
| 主分类号： | H04Q11/04 | 分类号： | H04Q11/04 |
| 代理公司： | 北京律诚同业知识产权代理有限公司 | 代理人： | 梁挥;徐金国 |
| 地址： | 518057广东省深圳市南山区*** | 国省代码： | 广东;44 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明涉及一种实现大容量无阻塞时分交换网络的方法及其单板装置，单板装置包括高速数据输入串并处理器，接收高速信号，将高速信号进行分接；三级交换网输入级交换部分，接收通过高速数据输入串并处理器输入的信号，并根据交换接续要求，选择交换网中间级交换入口；三级交换网中间级交换部分，接收交换网输入级交换部分的输出数据，根据交换接续要求，选择交换网输出级交换入口；三级交换网输出级交换部分，接收交换网中间级交换部分的输出数据，根据交换接续要求，选择输出链路输出至高速数据输出并串处理器；高速数据输出并串处理器，将数据作并串处理，完成输出数据的复接并输出。本发明在一块较小的单板上实现了大容量无阻塞时分交换网络。 | ||
| 搜索关键词： | 一种 实现 容量 阻塞 时分 交换 网络 方法 及其 单板 装置 | ||
【主权项】：
1、一种实现大容量无阻塞时分交换网络的单板装置，其特征在于，包括：高速数据输入串并处理器，用于接收输入的高速信号，并将高速信号作串并处理，分接为单板交换网电路识别的输入信号；三级交换网输入级交换部分，用于接收通过所述高速数据输入串并处理器输入的信号，并根据交换接续要求，选择输出链路输出至三级交换网中间级交换部分；三级交换网中间级交换部分，用于接收所述交换网输入级交换部分的输出数据，并根据交换接续要求，选择输出链路输出至三级交换网输出级交换部分；三级交换网输出级交换部分，用于接收所述交换网中间级交换部分的输出数据，并根据交换接续要求，选择输出链路输出至高速数据输出并串处理器；高速数据输出并串处理器，用于接收所述交换网输出级交换部分的输出数据，并将接收的数据作并串处理，完成输出数据的复接，将数据输出。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于中兴通讯股份有限公司，未经中兴通讯股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/200510011795.7/，转载请声明来源钻瓜专利网。
- 上一篇：液晶显示模组
- 下一篇：富硒蛹虫草的人工培养方法及子实体的应用
