[发明专利]主机板及其控制方法有效
| 申请号： | 200410045288.0 | 申请日： | 2004-06-04 |
| 公开（公告）号： | CN1707384A | 公开（公告）日： | 2005-12-14 |
| 发明（设计）人： | 陈约志 | 申请（专利权）人： | 华硕电脑股份有限公司 |
| 主分类号： | G06F1/00 | 分类号： | G06F1/00 |
| 代理公司： | 中原信达知识产权代理有限责任公司 | 代理人： | 陈肖梅;文琦 |
| 地址： | 台湾省*** | 国省代码： | 中国台湾;71 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明涉及一种主机板，包含一中央处理单元、一芯片组以及一时序比例控制信号产生模块。芯片组，其至少设有一锁相回路、一中央处理单元总线回路、及一内存模块总线回路，其中该锁相回路分别与该中央处理单元总线回路及该内存模块总线回路电连接，且该中央处理单元总线回路与该中央处理单元电连接；时序比例控制信号产生模块，分别电连接于该中央处理单元与该芯片组，其产生一时序比例控制信号，该时序比例控制信号输入至该芯片组的锁相回路中，该锁相回路依据该时序比例控制信号重新设定该中央处理单元总线回路的信息传输频率与该内存模块总线回路的信息传输频率的传输频率比。 | ||
| 搜索关键词： | 主机板 及其 控制 方法 | ||
【主权项】：
1、一种主机板，其特征在于，包含：一中央处理单元；一芯片组，其至少设有一锁相回路、一中央处理单元总线回路、及一内存模块总线回路，其中该锁相回路分别与该中央处理单元总线回路及该内存模块总线回路电连接，且该中央处理单元总线回路与该中央处理单元电连接；以及一时序比例控制信号产生模块，分别电连接于该中央处理单元与该芯片组，其产生一时序比例控制信号，该时序比例控制信号输入至该芯片组的锁相回路中，该锁相回路依据该时序比例控制信号重新设定该中央处理单元总线回路的信息传输频率与该内存模块总线回路的信息传输频率的传输频率比。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于华硕电脑股份有限公司，未经华硕电脑股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/200410045288.0/，转载请声明来源钻瓜专利网。
- 上一篇：一种检查压缩模式样式序列有效性的方法
- 下一篇：冲压装置
