[发明专利]信息处理单元和信息处理方法无效
| 申请号： | 200310101739.3 | 申请日： | 2003-10-22 |
| 公开（公告）号： | CN1497436A | 公开（公告）日： | 2004-05-19 |
| 发明（设计）人： | 猿渡俊明;末武清次 | 申请（专利权）人： | 富士通株式会社 |
| 主分类号： | G06F9/38 | 分类号： | G06F9/38 |
| 代理公司： | 北京三友知识产权代理有限公司 | 代理人： | 李辉 |
| 地址： | 日本神奈*** | 国省代码： | 日本;JP |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明给出一种信息处理单元，包括：一预取缓冲器，用于通过具有两倍于指令长度或更大的宽度的总线取出指令，以存储所预取出的指令；一解码器，用于对存储在所述预取缓冲器中的指令进行解码；和一运算单元，用于运行经解码的指令。一指令请求控制电路，当解码出分支指令时，执行用于预取分支目标指令的预取请求，否则顺序地执行用于预取指令的预取请求。一预取控制电路，当通过运行分支指令确认了分支发生时，将分支目标指令取出到所述预取缓冲器中，而当分支不发生时，忽略分支目标指令。 | ||
| 搜索关键词： | 信息处理 单元 方法 | ||
【主权项】：
1.一种信息处理单元，包括：一预取缓冲器，用于通过具有两倍于指令长度或更大的宽度的总线来取出指令，以存储所预取出的指令；一解码器，用于对存储在所述预取缓冲器中的指令进行解码；一运算单元，用于运行经解码的指令；一指令请求控制电路，当解码出分支指令时，执行用于预取分支目标指令的预取请求，否则顺序地执行用于预取指令的预取请求；和一预取控制电路，当通过运行分支指令确认了分支发生时，将分支目标指令取出到所述预取缓冲器中，而当分支不发生时，忽略分支目标指令。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于富士通株式会社，未经富士通株式会社许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/200310101739.3/，转载请声明来源钻瓜专利网。
