[实用新型]用于超导储能装置的主控制器无效

专利信息
申请号: 03245068.0 申请日: 2003-04-11
公开(公告)号: CN2613818Y 公开(公告)日: 2004-04-28
发明(设计)人: 褚旭;蒋晓华;吴学智 申请(专利权)人: 清华大学
主分类号: G06F13/38 分类号: G06F13/38
代理公司: 暂无信息 代理人: 暂无信息
地址: 100084北京*** 国省代码: 北京;11
权利要求书: 查看更多 说明书: 查看更多
摘要: 用于超导储能装置的主控制器属于超导储能装置技术领域,其特征在于它是一种含有实现控制算法的主DSP(数字信号处理器)和产生脉宽调制(PWM)信号的从DSP并用标准STD总线连接的主控制器。其中主、从两个DSP通过带仲裁电路的双口RAM相连;主DSP通过带锁存的并行输出端口向PWM驱动电路发出PWM控制信号;主DSP还通过RS232驱动器与PC机相连,以便对控制过程实现实时监视;可编程逻辑器件实现主DSP的其它数字逻辑操作,同时在程序失控下实现主DSP复原。它有严格的标准化、广泛的兼容性、高度的模块化、高度的可靠性和结构简单的优点。
搜索关键词: 用于 超导 装置 主控
【主权项】:
1.用于超导储能装置的主控制器,含有数字信号处理器(DSP),其特征在于,它是一种含有实现控制算法的主DSP和产生脉宽调制(PWM)信号的从DSP,并用标准STD总线连接的主控制器,它含有主DSP;从DSP;双口RAM:实现主、从DSP之间的数据通信和交换,内含仲裁电路防止两个端口的读写冲突,该双口RAM的一端与主DSP相连,另一端经STD总线与从DSP相连;外存储器RAM:是一种高速静态存储器,它经STD总线与主DSP地址总线和数据总线互连;EEPROM:系统上电时,主DSP使该EEPROM载入程序和处理用的数据,该EEPROM与主DSP的地址线和数据线相连;带锁存的并行输出端口;它的输入端经数据线与产生PWM控制信号的主DSP的数据输出端相连,该并行输出端口可自动保持上述PWM控制信号,直到下一次输入。输出用于控制PWM驱动电路;数字驱动器:用于提高信号的驱动能力,它含有:驱动器1:它的数据输入端与主DSP的数据输出相连而它的数据输出端与双口RAM的数据输入端相连,同时它又设有外部中断信号输入端;驱动器2、3:实现主DSP的数据总线、地址总线和STD的数据总线、地址总线的连接;RS232驱动器:它的输入端与主DSP的地址线、数据线和控制线相连,而它的输出端经外加的另一个驱动器把信号调制成符合RS232标准的电平后和PC机相连的监控系统的运行状态;CPLD可编程逻辑器件:实现主DSP模板上的其他数字逻辑;主DSP和STD的地址转换通过CPLD的地址输入端和与STD地址总线相连的CPLD输出端来实现;所有经过上述数字驱动器1过来的外部中断信号进入CPLD中,经中断仲裁后,向主DSP发出中断信号;锁存器:用于暂存主DSP的地址和数据,再在STD地址线的控制下向双口RAM输出部分低位地址;看门狗:它的复位端与CPLD可编程逻辑器件的相应端相连,它可在程序失控时,在主DSP控制下把主DSP复位重新启动程序;上电启动:它向主DSP和CPLD可编程逻辑器件分别发出启动信号,启动主控制系统。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于清华大学,未经清华大学许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/03245068.0/,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top