[发明专利]电路装置的制造方法有效
| 申请号: | 03160338.6 | 申请日: | 2003-09-26 |
| 公开(公告)号: | CN1497692A | 公开(公告)日: | 2004-05-19 |
| 发明(设计)人: | 五十岚优助;水原秀树;坂本则明 | 申请(专利权)人: | 三洋电机株式会社;关东三洋半导体股份有限公司 |
| 主分类号: | H01L21/60 | 分类号: | H01L21/60;H01L23/48 |
| 代理公司: | 北京市柳沈律师事务所 | 代理人: | 李贵亮;杨梧 |
| 地址: | 日本*** | 国省代码: | 日本;JP |
| 权利要求书: | 查看更多 | 说明书: | 查看更多 |
| 摘要: | 一种电路装置的制造方法,目前开发了:以具有导电图案的挠性板为支承衬底、在其上安装半导体元件并进行整体模装的半导体装置。这种情况下,会产生不能形成多层配线结构的问题及制造工序中绝缘树脂板的挠曲明显的问题。本发明的电路装置的制造方法中,采用介由第三导电膜13层积薄的第一导电膜11和厚的第二导电膜12构成的层积板10。通过蚀刻薄的第一导电膜11形成微细图案的导电图案层11A,之后,以导电图案层11A为掩模超量蚀刻第三导电膜13制作锚固部15,使绝缘粘接层16及密封树脂层22咬入锚固部15,加强绝缘粘接层16及密封树脂层22和导电图案层11A的结合。 | ||
| 搜索关键词: | 电路 装置 制造 方法 | ||
【主权项】:
1、一种电路装置的制造方法,其特征在于,包括下述工序:准备介由第三导电膜层积薄的第一导电膜和厚的第二导电膜构成的层积板;通过将所述第一导电膜蚀刻为所希望的图案,形成微细的导电图案层;将所述导电图案层用作掩模除去所述第三导电膜,形成所述第三导电膜比所述导电图案层凹入内侧的锚固部;介由绝缘粘接层将半导体元件固定在所述导电图案层上,将所述绝缘粘接层填充在所述锚固部;将所述半导体元件的电极和规定的所述导电图案层电连接;用密封树脂层覆盖所述半导体元件,将所述密封树脂层填充在所述锚固部;除去所述第二导电膜,使所述密封树脂层及所述第三导电膜在背面露出。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于三洋电机株式会社;关东三洋半导体股份有限公司,未经三洋电机株式会社;关东三洋半导体股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/03160338.6/,转载请声明来源钻瓜专利网。
- 上一篇:电路装置的制造方法
- 下一篇:用于载带自动焊的载带
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造





