[发明专利]改善打印机并行口干扰适应性和数据速率的方法及系统

摘要

本发明涉及改善打印机并行口干扰适应性和数据速率的方法及系统，在打印机并行接口的控制线和数据线输入回路中加入数字化干扰防护模块，在去除脉冲干扰之后，再输出给后继的IEEE1284逻辑模块，其中控制线数字化干扰防护模块包括：参数寄存器A，输入比较器A，延迟计数器A，延迟比较器A、取样锁存器C；数据线数字化干扰防护模块包括参数寄存器B，输入比较器B，延迟计数器B，延迟比较器B和取样锁存器D。在保持较高数据传输速率前提条件下，可有效抑制打印机并行口上出现的单脉冲干扰和序列脉冲干扰；在并行口控制线和数据线的抗干扰能力和数据速率之间确立了一种准定量关系式和简单的数字化转换途径。可广泛应用于打印机控制领域。

主权项

1、一种改善打印机并行口干扰适应性和数据速率的方法，在打印机并行接口的控制线和数据线输入回路中加入数字化干扰防护模块，在去除脉冲干扰之后，再输出给后继的IEEE1284逻辑模块，其中所述的控制线数字化干扰防护模块包括：参数寄存器A，输入比较器A，延迟计数器A，延迟比较器A、取样锁存器C，该模块去除干扰信号的步骤包括：1)由参数寄存器A根据经验数据，设定干扰信号的计数阈值X的值；2)输入比较器A通过比较取样锁存器C和控制信号线的输出，实时监视输入控制信号线的各种跳变。当两组对应信号线的逻辑电平完全相同时，输入比较器A将输出计数控制信号CountA＝0，对延迟计数器A执行“复位清0”的操作；当两组对应信号线的逻辑电平不同时，跳变监视器A将输出计数控制信号CountA＝1，对延迟计数器A执行“同步计数”的操作；3)当延迟计数器A的计数值等于或大于参数寄存器A的预设限值计数阈值X的值时，延迟比较器A将产生取样控制信号SampleC＝1，对取样锁存器C执行“取样更新”的操作，取样更新数据来自控制信号线Ctrol[3..0]；4)取样锁存器C输出去除了干扰信号的控制信号CtrolQ[3..0]；所述的数据线数字化干扰防护模块包括参数寄存器B，输入比较器B，延迟计数器B，延迟比较器B和取样锁存器D，该模块去除干扰信号的步骤包括：1)由参数寄存器B根据经验数据，设定干扰信号的计数阈值X的值；2)输入比较器B通过比较取样锁存器D的输出信号和数据线的输入信号，实时监视数据信号线的各种跳变；当两组对应信号线的逻辑电平完全相同时，输入比较器B将输出计数控制信号CountB＝0，对延迟计数器B执行“复位清0”的操作；当两组对应信号线的逻辑电平不同时，输入比较器B将输出计数控制信号CountB＝1，对延迟计数器B执行“同步计数“的操作；3)当延迟计数器B的计数值等于或大于参数寄存器B的预设限值计数阈值X的值时，延迟比较器B将产生正有效的取样控制信号SampleC，对取样锁存器D执行“取样更新”的操作，取样更新数据直接来自数据线信号D[7..0]；4)取样锁存器D的输出去除了干扰信号的数据线数据DI[7..0]。