[发明专利]半导体器件的制造方法有效
| 申请号： | 03145480.1 | 申请日： | 2003-07-01 |
| 公开（公告）号： | CN1471136A | 公开（公告）日： | 2004-01-28 |
| 发明（设计）人： | 物江滋春 | 申请（专利权）人： | 株式会社半导体能源研究所 |
| 主分类号： | H01L21/28 | 分类号： | H01L21/28;H01L21/336;G02F1/136 |
| 代理公司： | 中国专利代理(香港)有限公司 | 代理人： | 吴立明;梁永 |
| 地址： | 日本神奈*** | 国省代码： | 日本;JP |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 栅电极由包含多个导电层的叠层结构形成，从而沿下部第一导电层的沟道的宽度大于沿上部第二导电层的沟道的宽度。在用于形成LDD的离子掺杂过程中，栅电极被用作掩模。结合干刻工艺，用于形成栅电极的掩模图案被加工成最佳形状，从而与栅电极重叠的LDD(Lov)为1μm或1μm以上，优选1.5μm或1.5μm以上。 | ||
| 搜索关键词： | 半导体器件 制造 方法 | ||
【主权项】：
1.一种半导体器件的制造方法，包含：在半导体层上形成包含下部第一导电层和上部第二导电层的叠层结构，其间插入有栅绝缘膜；在叠层结构上形成掩模图案；通过刻蚀第二导电层和第一导电层形成具有锥形边缘的第一导电层图案；将保留在第一导电层图案上的掩模图案的边缘形成凹进；根据掩模图案，通过选择性刻蚀第一导电层图案中的第二导电层，形成第二导电层图案；以及通过使用第二导电层图案中的第二导电层作为掩模来屏蔽被电场加速的离子，在与第二导电层图案中的第一导电层重叠的半导体层的区域中形成LDD区。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于株式会社半导体能源研究所，未经株式会社半导体能源研究所许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/03145480.1/，转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
