[发明专利]降低绝缘体上的硅晶体管源漏串联电阻的结构及实现方法无效
| 申请号： | 03115425.5 | 申请日： | 2003-02-14 |
| 公开（公告）号： | CN1431717A | 公开（公告）日： | 2003-07-23 |
| 发明（设计）人： | 董业民;王曦;陈猛;陈静;王湘 | 申请（专利权）人： | 中国科学院上海微系统与信息技术研究所 |
| 主分类号： | H01L29/78 | 分类号： | H01L29/78;H01L27/12;H01L21/336;H01L21/84 |
| 代理公司： | 上海智信专利代理有限公司 | 代理人： | 潘振甦 |
| 地址： | 200050 *** | 国省代码： | 上海;31 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明提出了一种降低全耗尽绝缘体上的硅(SOI)金属－氧化物－半导体场效应晶体管(MOSFET)源漏串联电阻的新结构，其特征在于源漏区的顶层硅比沟道区的顶层硅厚，从而有效地降低了源漏串联电阻；同时，源漏区和沟道区的表面在同一平面上。这种降低全耗尽SOIMOSFET源漏串联电阻的新结构是采用图形化注氧隔离(SIMOX)技术来实现的。方法之一是通过控制不同区域埋氧的深度使SOIMOSTET源漏区的顶层硅比沟道区的顶层硅厚；方法之二是通过控制不同区域埋氧的厚度使SOIMOSTET源漏区的顶层硅比沟道区的顶层硅厚。源漏区的顶层硅比沟道区的顶层硅厚30～100nm，可以有效地降低源漏串联电阻。 | ||
| 搜索关键词： | 降低 绝缘体 晶体管 串联 电阻 结构 实现 方法 | ||
【主权项】：
1.一种降低全耗尽SOIMOSFET源漏串联电阻的结构，包括硅衬底，栅氧化层，多晶硅栅，源区、漏区和沟道区，掩埋氧化层，其特征在于：(1)SOIMOSFET源漏区的顶层硅比沟道区的顶层硅厚，从而有效地降低了源漏串联电阻；(2)SOIMOSFET具有平面结构，即源漏区和沟道区的表面在同一平面上。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于中国科学院上海微系统与信息技术研究所，未经中国科学院上海微系统与信息技术研究所许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/03115425.5/，转载请声明来源钻瓜专利网。
- 上一篇：一种主动精密隔振装置
- 下一篇：红外电子车牌及其识别装置
- 同类专利
- 专利分类
