[发明专利]减少了刷新工作时的功耗的半导体存储器

摘要

本发明的课题是，设置在通常的读出工作和刷新工作中变更激活字线的时刻与在此之后激活读出放大器的时刻之间的延迟时间的行相关控制电路(64)。即使在加长刷新时间、存储单元的电荷减少了的情况下，由于读出放大器的灵敏度提高，故也可进行刷新工作。因而，通过加长刷新间隔，可减少功耗。

主权项

1.一种半导体存储器，其特征在于：具备包含排列成行列状的多个存储单元(MC)的存储器块，上述存储器块包含：与上述行对应的多条字线(WL)；与上述列对应的多个位线对(BLP)；有选择地激活上述多条字线中的一部分的行译码电路(10#0～10#3)；选择上述多个位线对中的一部分的列译码电路(12#0～12#3)；以及放大在上述多条位线上已被读出的数据的读出放大器电路(16#0～16#3)，(半导体存储器)还具备进行上述行译码电路和上述读出放大器电路的控制的控制电路，上述控制电路包含：由从外部供给的控制信号检测出多个指令的指令译码电路(52)；以及行激活时序控制部(62)，根据上述指令译码电路的输出，输出表示上述字线的激活时序的第1激活信号和表示上述读出放大器电路的激活时序的第2激活信号，上述行激活时序控制部在上述指令译码电路已检测出的指令是第1指令时，在激活上述第1激活信号之后经过了第1延迟时间后激活上述第2激活信号，在上述指令译码电路已检测出的指令是第2指令时，在激活上述第1激活信号之后经过了比上述第1延迟时间长的第2延迟时间后激活上述第2激活信号。