[发明专利]高基除法器及方法

摘要

一种能够减小用于一次得到k位的商的基2k恢复除法除法器中的商/余数判断单元的电路尺寸的高基除法器,在两输入比较器和三输入比较器中将除数B的倍数B、2B和3B与余数R并行地进行比较,并通过一次得到2位的商来执行基4除法。此时,在3B=(B+2B)≤R的比较中采用三输入比较器313来实现没有加法(B+2B)的比较,并且,在三输入加法器/减法器中得到一个新余数R,用于由单个行波进位同时进行复数加法/减法R－(x+y)。

主权项

1．一种高基除法器，用于被除数A除以除数B的基2k除法，以便一次得出k位的商，所述高基除法器包括：一个倍数发生装置，用于对所述除数B移位以产生2s×B(s是包括“0”的非负整数，s≤k)；一个第一比较器，用于接收输入的除数B和余数R，判断除数B是否等于或小于余数R，并输出判断结果；至少一个第二比较器，用于接收输入的由所述倍数发生装置产生的2s×B和余数R，判断2s×B是否等于或小于余数R，并输出判断结果；至少一个三输入比较器，具有一个3∶2压缩器级，用于接收输入的作为三个m-位宽二进制数的2s×B、+/-2t(t＜s)×B和余数R，将总数(total)变换成两个m-位宽二进制数(Co，S)并输出，还具有一个非负判断级，用于根据从所述3∶2压缩器级输出的所述两个二进制数(Co，S)判断所述总值是否是非负的；一个选择电路，用于根据所述三输入比较器、第二比较器和第一比较器的比较结果获得选择2s×B与“0”中的一个的第一输出y和选择除数B和“0”中的一个的第二输出z；一个三输入加法器/减法器，用于接收输入的作为三个m-位宽二进制数的余数R和所述选择电路的第一输出和第二输出，并用单个行波进位并行执行{R-(y+z)}的复数加法和减法，以得到一个新余数Re；以及一个匹配器，用于根据所述三输入比较器、第二比较器和第一比较器的比较结果执行位匹配，以确定商Q。