[发明专利]随机数据发生器及利用该发生器的扰码器无效
| 申请号： | 00120451.3 | 申请日： | 2000-07-10 |
| 公开（公告）号： | CN1280366A | 公开（公告）日： | 2001-01-17 |
| 发明（设计）人： | 沈载晟 | 申请（专利权）人： | 三星电子株式会社 |
| 主分类号： | G11B20/10 | 分类号： | G11B20/10;G06F7/58 |
| 代理公司： | 柳沈知识产权律师事务所 | 代理人： | 马莹 |
| 地址： | 韩国*** | 国省代码： | 暂无信息 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 一种随机数据发生器和利用其的扰码器,包括m×n解码器;用于移位和存储n个比特的串行各寄存器;选择输出电路,从m×n解码器接收N个比特输出作为选择信号,并相对于从m×n解码器输出的n个比特中的有效比特提供“0”和相对于无效比特提供各寄存器的输出。逻辑电路,相对于选择输出电路输出的n个比特和从各寄存器输出的n个比特执行XOR操作,仅在从m×n解码器输出的n个比特中的有效比特情况下,将XOR操作的结果反馈到最低有效位寄存器。 | ||
| 搜索关键词： | 随机 数据 发生器 利用 扰码器 | ||
【主权项】：
1．一种随机数据发生器，包括；m×n解码器，用于接收m个比特和输出n个比特；串行安排用于移位和存储n个比特的各寄存器；选择输出电路，用于接收从m×n解码器输出的n个比特作为选择信号，和相对于来自m×n解码器的n个比特中的各有效比特提供“0”和相对于各无效比特提供各寄存器的输出；和逻辑电路，用于相对于从选择输出电路输出的n个比特和从各寄存器输出的n个比特执行XOR操作，和仅在从m×n解码器输出的N个比特中有效比特的情况下，将XOR操作的结果反馈回最低有效位寄存器；其中随机数据的n个比特是从各寄存器产生的。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于三星电子株式会社，未经三星电子株式会社许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/00120451.3/，转载请声明来源钻瓜专利网。
- 数据显示系统、数据中继设备、数据中继方法、数据系统、接收设备和数据读取方法
- 数据记录方法、数据记录装置、数据记录媒体、数据重播方法和数据重播装置
- 数据发送方法、数据发送系统、数据发送装置以及数据结构
- 数据显示系统、数据中继设备、数据中继方法及数据系统
- 数据嵌入装置、数据嵌入方法、数据提取装置及数据提取方法
- 数据管理装置、数据编辑装置、数据阅览装置、数据管理方法、数据编辑方法以及数据阅览方法
- 数据发送和数据接收设备、数据发送和数据接收方法
- 数据发送装置、数据接收装置、数据收发系统、数据发送方法、数据接收方法和数据收发方法
- 数据发送方法、数据再现方法、数据发送装置及数据再现装置
- 数据发送方法、数据再现方法、数据发送装置及数据再现装置
