[发明专利]快闪存储器有效
| 申请号： | 00119249.3 | 申请日： | 2000-06-28 |
| 公开（公告）号： | CN1279482A | 公开（公告）日： | 2001-01-10 |
| 发明（设计）人： | 田中智晴;柴田升;丹沢彻 | 申请（专利权）人： | 株式会社东芝 |
| 主分类号： | G11C16/06 | 分类号： | G11C16/06;G11C11/40 |
| 代理公司： | 中国国际贸易促进委员会专利商标事务所 | 代理人： | 杜日新 |
| 地址： | 日本神*** | 国省代码： | 暂无信息 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 一种快闪存储器,可内部自动校正错误,与现有产品具有互换性。它包括存储器段;指令接口3,接受外部指令产生控制信号;电路7,由写入指令信号激活,产生控制信号;错误校正电路11,由写入数据输入指令信号激活,与外部输入的第一信号同步,接受外部输入的写入数据,由写入指令激活,与控制信号同步,产生检查数据;电路17,相对各个存储器单元设置,将写入数据或检查数据取入暂存;写入电路13－15,由写入指令激活,将存储的写入数据和检查数据写入存储器段。 | ||
| 搜索关键词： | 闪存 | ||
【主权项】：
权利要求书1．一种快闪存储器，其特征在于包括：存储器段，由多个快闪存储器单元构成；指令接口，接受来自外部的写入数据输入指令，产生写入数据输入指令信号，接受来自外部的写入指令，产生写入指令信号；第一信号缓冲器，接收从外部输入的第一信号；控制信号发生电路，由所述写入指令信号激活，产生控制信号；数据输入缓冲器，由所述写入数据输入指令信号激活，与所述第一信号同步，接收从外部输入的写入数据；错误校正电路，由所述写入数据输入指令信号激活，与所述第一信号同步，接受所述写入数据，由所述写入指令激活，与所述控制信号同步，产生校正错误的检查数据；地址缓冲器，接受从外部输入的地址数据；地址信号发生电路，由所述写入数据输入指令信号激活，与所述第一信号同步，根据所述地址数据按预定的顺序产生地址信号，由所述写入指令信号激活，与所述控制信号同步，按预定的顺序产生地址信号；多个数据存储电路，各数据存储电路相对于各个存储器单元来设置，各数据存储电路接受分配的地址信号，取入并暂时存储所述写入数据或检查数据；和由所述写入指令激活，将暂时存储在所述多个数据存储电路中的写入数据和检查数据写入所述存储器段中的装置。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于株式会社东芝，未经株式会社东芝许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/00119249.3/，转载请声明来源钻瓜专利网。
- 上一篇：具有嵌入超文本传输协议服务器的安全系统
- 下一篇：显示复杂字符的技术
