[发明专利]时钟生成电路无效
| 申请号： | 00104815.5 | 申请日： | 2000-03-27 |
| 公开（公告）号： | CN1281294A | 公开（公告）日： | 2001-01-24 |
| 发明（设计）人： | 石见幸一 | 申请（专利权）人： | 三菱电机株式会社 |
| 主分类号： | H03L7/00 | 分类号： | H03L7/00;G06F1/08 |
| 代理公司： | 中国专利代理(香港)有限公司 | 代理人： | 杨凯,叶恺东 |
| 地址： | 日本*** | 国省代码： | 暂无信息 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 获得一种切换频率时相位不易偏移、不易浪费消耗功率的时钟生成电路。它备有根据分频比控制信号,对输入时钟进行分频,输出分频时钟的分频电路(11);以及将内部时钟的相位调节成外部时钟的相位的相位控制装置(15、18)。分频电路(11)还有在从相位控制装置供给的锁定信号为激活的期间内禁止分频时钟的分频比控制信号禁止电路(35a、35b、35c)。 | ||
| 搜索关键词： | 时钟 生成 电路 | ||
【主权项】：
1．一种时钟生成电路，其特征在于：备有：根据分频比控制信号，对输入时钟进行分频，输出分频时钟的分频电路；根据该分频时钟，生成外部时钟的外部时钟输出装置；根据该分频时钟，生成内部时钟的内部时钟输出装置；以及将上述内部时钟的相位调节成外部时钟的相位的相位控制装置，上述分频电路还有在从上述相位控制装置供给的锁定信号为激活的期间内禁止上述分频时钟的分频比控制信号禁止电路，在分频时钟被禁止的期间内生成特定的分频时钟，上述锁定信号一旦变为非激活，则与上述特定的分频时钟同步地启动上述分频比控制信号，变更上述分频时钟的频率。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于三菱电机株式会社，未经三菱电机株式会社许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/00104815.5/，转载请声明来源钻瓜专利网。
- 上一篇：用于在各方之间自动谈判的方法和系统
- 下一篇：禽类用饮水添加剂及其给与方法
