“W·施瓦岑巴赫”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果10个，建议您升级VIP下载更多相关专利

[发明专利]用于制造图像传感器的方法-CN202180009224.7在审
发明人： W·施瓦岑巴赫;D·埃里松;A·德尔皮 -专利权人： SOITEC公司
申请日： 2021-01-14 - 公布日： 2022-09-09 - 主分类号： H01L27/146 文献下载
摘要：本发明涉及一种用于制造图像传感器的方法，其包括：‑提供受体衬底(1)，其包括基底(10)和包括像素(11)的有源层，每个像素包括用于收集像素中产生的电荷的掺杂区域(12)，所述受体衬底(1)没有金属互连；‑提供供体衬底(2)，其包括界定单晶半导体层(201)的弱化区域(200)；‑将供体衬底(2)键合到受体衬底(1)；‑沿着弱化区域(200)分离供体衬底(2)，以将半导体层(201)转移到受体衬底(1)；‑在转移的半导体层(201)上实施精加工处理，所述精加工处理包括(i)通过牺牲氧化然后进行化学蚀刻使转移的层变薄，以及(ii)通过至少一次快速退火来平整转移的半导体层。
用于制造图像传感器方法

[发明专利]用于数字应用和射频应用的半导体结构-CN201980092545.0在审
发明人： Y·莫兰迪尼;W·施瓦岑巴赫;F·阿利贝尔;E·德博内;B-Y·阮 -专利权人： SOITEC公司
申请日： 2019-12-23 - 公布日： 2021-09-28 - 主分类号： H01L21/762 文献下载
摘要：本发明涉及绝缘体上半导体多层结构(1)，其包括：‑从结构的背面到正面包括以下层的称为背叠层的叠层：半导体载体衬底(2)、第一电绝缘层(3)、第一半导体层(4)，所述半导体载体衬底(2)的电阻率介于00Ω.cm至30kΩ.cm之间，‑至少一个隔离沟道(8)，所述隔离沟道(8)在背叠层中至少延伸至第一电绝缘层(3)，并使多层结构的两个相邻区域电隔离，多层结构(1)的主要特征在于，其还包括至少一个FD‑SOI第一区域和至少一个RF‑SOI第二区域。
用于数字应用射频半导体结构

[发明专利]用于数字应用和射频应用的半导体结构和制造这种结构的工艺-CN201980092652.3在审
发明人： Y·莫兰迪尼;W·施瓦岑巴赫;F·阿利贝尔;E·德博内;B-Y·阮 -专利权人： SOITEC公司
申请日： 2019-12-23 - 公布日： 2021-09-28 - 主分类号： H01L21/762 文献下载
摘要：本发明涉及多层绝缘体上半导体结构(1)，所述多层绝缘体上半导体结构(1)从结构的背面到正面连续地包括：具有高电阻率的半导体载体衬底(2)、第一电绝缘层(3)、中间层(I)、第二电绝缘层(5)、活性半导体层(6)，所述半导体载体衬底(2)的电阻率介于500Q.cm至30kQ.cm之间，所述第二电绝缘层(5)的厚度小于所述第一电绝缘层(3)的厚度，所述多层结构的特征在于其包括：至少一个FD‑SOI区域，其中，所述中间层(I)为半导体层(4)；与FD‑SOI区域相邻的至少一个RF‑SOI区域，其中，所述中间层(I)为第三电绝缘层(7)，所述RF‑SOI区域包括与第三电绝缘层(7)垂直的至少一个射频组件。
用于数字应用射频半导体结构制造这种工艺

[发明专利]制造用于正面图像传感器的衬底的方法-CN201980085606.0在审
发明人： W·施瓦岑巴赫;L·埃卡尔诺;D·马西;N·本穆罕默德;N·达瓦尔;C·吉拉尔;C·马勒维尔 -专利权人： SOITEC公司
申请日： 2019-12-23 - 公布日： 2021-08-06 - 主分类号： H01L21/762 文献下载
摘要：本发明涉及一种制造用于正面图像传感器的衬底的方法，所述方法包括：‑提供包括待转移的半导体层(3a)的供体衬底(30)，‑提供半导体载体衬底(1)，‑使供体衬底(30)与载体衬底(1)结合，电绝缘层(2)位于结合界面处，‑将半导体层(3a)转移至载体衬底(1)，‑将气体离子(40)经由经转移的半导体层(3a)和电绝缘层(2)注入到载体衬底(1)中，‑在注入之后，在经转移的半导体层(3a)上外延生长附加半导体层(3b)。
制造用于正面图像传感器衬底方法

[发明专利]一种半导体结构及其形成方法-CN201580050312.6有效
发明人： B-Y·阮;W·施瓦岑巴赫;C·马勒维尔 -专利权人： SOITEC公司
申请日： 2015-08-28 - 公布日： 2019-11-19 - 主分类号： H01L21/762 文献下载
摘要：制造半导体结构的方法，包括：提供绝缘体上半导体(SOI)衬底，该衬底包括：基衬底；应力源层，其在基衬底上方；表面半导体层；以及介电层，其在应力源层与表面半导体层之间。注入离子进入或穿过所述应力源层的第一区域；在所述应力源层的第一区域上方的表面半导体层上形成附加半导体材料。改变所述应力源层的第一区域上方的表面半导体层的第一区域中的应变状态，形成至少部分地进入基衬底的沟槽结构。改变所述应力源层的第二区域上方的表面半导体层的第二区域中的应变状态。利用该方法制造的半导体结构。
用于制造包括应变状态不同晶体管沟道半导体方法以及相关

[发明专利]精加工绝缘体上半导体型衬底的方法-CN201180013740.3有效
发明人： W·施瓦岑巴赫;A·阿拉米-伊德里希;A·希布科;S·凯尔迪勒 -专利权人： SOITEC公司
申请日： 2011-03-14 - 公布日： 2012-11-21 - 主分类号： H01L21/762 文献下载
摘要：本发明涉及精加工绝缘体上半导体（SeOI）型衬底（4），所述绝缘体上半导体（SeOI）型衬底（4）包括埋在两层半导体材料层（41，43）之间的一层绝缘体层（42）。该方法值得注意之处在于，其顺序包括：布局所述衬底（4）的周边环形，从而获得布局后的衬底（4'），封装所述布局后的衬底（4'），从而用半导体材料（410）覆盖所述掩埋绝缘体层（42）的所述布局后的侧边缘（420）。
精加工绝缘体上半导体衬底方法

[发明专利]通过层转移制造结构的方法-CN200880106202.7有效
发明人： B·苏利耶布歇;S·凯尔迪勒;W·施瓦岑巴赫 -专利权人： S.O.I.TEC绝缘体上硅技术公司
申请日： 2008-09-11 - 公布日： 2010-08-11 - 主分类号： H01L21/762 文献下载
摘要：本发明涉及一种通过将施主衬底(30)的层(32)转移到接受衬底(10)来制造半导体结构的方法，所述方法包括如下步骤：(a)在施主衬底(30)中生成脆化区(31)，以便限定前述层(32)，(b)处理施主衬底(30)和/或接受衬底(10)的表面，以便增大两个衬底之间的键合强度，(c)使施主衬底(30)直接晶片键合到接受衬底(10)，(d)在脆化区(31)中分离施主衬底(30)，以便形成所述半导体结构，其中接受衬底的表面除周边的冠以外均被转移层(32)覆盖。所述方法的特征在于，在步骤(b)中控制衬底表面的处理，从而施主衬底与接受衬底之间的键合强度在这些衬底的周边区域中的增大低于键合强度在所述衬底的中心区域中的增大，并且所述周边区域的宽度至少等于冠的宽度且低于10mm。
通过转移制造结构方法

[发明专利]分离半导体层的方法-CN200480026866.4有效
发明人： W·施瓦岑巴赫;C·马勒维尔;N·本穆罕默德 -专利权人： S.O.I.TEC绝缘体上硅技术公司
申请日： 2004-08-04 - 公布日： 2006-10-25 - 主分类号： H01L21/762 文献下载
摘要：本发明涉及一种从晶片中分离层的方法，其中该晶片的材料选自半导体材料，该方法包括以下步骤：在晶片的厚度中生成脆化区域，所述脆化区域界定了在晶片厚度中要分离的层；将该晶片进行处理，以在脆化区域的层面上进行层的分离；其特征在于：在生成脆化区域的过程中，产生该区域的局部起始区，在该局部起始区的层面上，该脆化区域局部地具有更大脆化，从而该起始区对应于该脆化区域的超脆化区。
分离半导体方法

[发明专利]材料层的分离处理方法-CN03124109.3有效
发明人： W·施瓦岑巴赫;C·马勒维尔 -专利权人： S.O.I.TEC绝缘体上硅技术公司
申请日： 2003-04-29 - 公布日： 2004-03-03 - 主分类号： H01L21/324 文献下载
摘要：根据限定在材料两层之间的脆化表面来分离材料两层的处理方法，该处理方法包括对包括上述层的结构进行热退火，所述退火将温度从初始温度升至最终退火温度，其特征在于在热退火期间，形成退火温度，其在第一阶段进展升至过渡温度，然后根据第二阶段进展，在第二阶段期间每单位时间温度的上升大于在第一阶段期间的温度上升。本发明还涉及使用该处理方法的应用。
材料分离处理方法

[发明专利]裂开材料晶片各层的工艺-CN03100518.7有效
发明人： W·施瓦岑巴赫;C·马勒维尔 -专利权人：绝缘体硅片技术公司
申请日： 2003-01-16 - 公布日： 2003-07-30 - 主分类号： H01L21/324 文献下载
摘要：本发明涉及一种沿晶片两层间的脆化面将晶片两层裂开的工艺，这一工艺包括一个热退火过程，目的是裂开包含所述层的晶片，其特征是：所述晶片在退火过程中按基本水平的方向排列。本发明还涉及这种工艺的应用和相关装置。
裂开材料晶片工艺

1
共 10 条