“V·K·德”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果8个，建议您升级VIP下载更多相关专利

[发明专利]数字控制的零电流开关-CN201680068502.5有效
发明人： V·韦德亚;V·K·德;K·拉维钱德兰 -专利权人：英特尔公司
申请日： 2016-11-23 - 公布日： 2022-02-18 - 主分类号： H02M1/08 文献下载
摘要：总体上，此公开描述了一种装置。该装置包括开关控制器电路系统和过零逻辑电路系统。该开关控制器电路系统用于控制DC至DC转换器中的高侧开关和低侧开关的导通状态。过零逻辑电路系统包括相位比较器电路系统、第一时钟控制电路系统和第二时钟控制电路系统。每个时钟控制电路系统包括一个或多个延迟元件。过零逻辑电路系统将监测开关节点电压Vsw，并确定Vsw是否大于参考Vref。如果在低侧开关接通时Vsw大于Vref而，Vsw大于Vref对应于负电感器电流，那么开关控制器电路系统将断开低侧开关。
数字控制电流开关

[发明专利]用于低功率模式期间的电荷恢复的装置-CN201380081055.3有效
发明人： J·P·库尔卡尼;P·A·迈纳扎根;D·索马谢卡尔;J·W·查汉茨;V·K·德 -专利权人：英特尔公司
申请日： 2013-12-20 - 公布日： 2019-03-19 - 主分类号： H02J7/00 文献下载
摘要：描述了一种用于功率管理的装置。实施装置包括：第一电源节点；第二电源节点；耦合到所述第一电源节点并且耦合到所述第二电源节点的可控器件，所述可控器件能够操作用于将所述第一电源节点与所述第二电源节点短接；耦合到所述第二电源节点的负载；以及耦合到所述第一电源节点和所述第二电源节点的电荷恢复泵(CRP)。
用于功率模式期间电荷恢复装置

[发明专利]用于降低存储器的写入最低供电电压的设备-CN201380028608.9有效
发明人： J·P·库尔卡尼;M·M·黑勒亚;J·W·查汉茨;B·M·戈伊什肯斯;V·K·德 -专利权人：英特尔公司
申请日： 2013-06-05 - 公布日： 2017-06-20 - 主分类号： G11C7/10 文献下载
摘要：描述了一种用于存储器元件的写入最低供电电压的自感降低的设备。该设备包括耦合至第一供电节点的具有交叉耦合的反相器的存储器元件；耦合至所述第一供电节点和第二供电节点的功率器件，所述第二供电节点耦合至电源；以及具有耦合至字线的栅极端子、耦合至存储器元件的第一端子以及耦合至位线的第二端子的存取器件，所述位线用于在写入操作之前被预放电至逻辑低电平。
用于降低存储器写入最低供电电压设备

[实用新型]稳压器及包括稳压器的系统-CN201320612785.9有效
发明人： A·雷什欧迪伊;D·索马谢卡尔;J·W·查汉茨;V·K·德 -专利权人：英特尔公司
申请日： 2013-09-25 - 公布日： 2014-07-30 - 主分类号： G05F1/56 文献下载
摘要：本实用新型公开了一种稳压器及包括稳压器的系统，其包括：产生第一时钟信号的第一振荡器；产生第二时钟信号的第二振荡器；检测第一和第二时钟信号之间的相位差并产生相位差的相位频率检测器；以及耦合到负载的、根据相位差产生用于负载的电源的输出级。从而使电力传送和电压调节变得容易。
稳压器包括系统

[实用新型]寄存器组电路以及用于存储单元中的错误检测的装置和系统-CN201220735708.8有效
发明人： J·P·库尔卡尼;K·A·鲍曼;J·W·查汉茨;V·K·德 -专利权人：英特尔公司
申请日： 2012-12-27 - 公布日： 2013-11-06 - 主分类号： G11C29/12 文献下载
摘要：本实用新型提供了一种寄存器电路以及用于存储单元中的错误检测的装置和系统。该用于存储单元中的错误检测的装置包括至少一个位线；以及被配置成以减小的电压保护带进行操作的寄存器组电路，所述寄存器组电路对在访问操作期间在所述至少一个位线中提供的信号中的错误进行补偿，所述寄存器组电路被配置成通过如果响应于所述访问操作而出现所述错误则检测所述错误以及通过如果检测到所述错误则重复所述访问操作来以所述减小的电压保护带进行操作。
寄存器电路以及用于存储单元中的错误检测装置系统

[发明专利]正向本体偏置晶体管电路-CN98808294.2有效
发明人： V·K·德;A·克萨瓦兹;S·G·纳伦德拉;S·Y·波尔卡 -专利权人：英特尔公司
申请日： 1998-06-16 - 公布日： 2000-09-20 - 主分类号： H03K3/01 文献下载
摘要：根据本发明的一个方面,一种半导体电路(50)包括第一组第一类型(p型)的场效应(FET)晶体管(60和62),其中每一个具有本体和栅极。所述电路包括第二组第二类型(n型)的场效应(FET)晶体管(54和56),其中每一个具有本体和栅极。所述电路包括第一电压源,用来在第一方式期间有选择地向第一组FET晶体管(60和62)的本体提供正向偏置,并且,在第二方式期间向第一组FET晶体管(60和62)的本体提供非正向偏置,同时,在第一方式下,与加到所述第一组FET晶体管(60和62)。栅极上的电压(A和B)无关地把正向偏置加到所述第一组FET晶体管(60和62)上。根据本发明的另一方面,一种电路(310)包括p沟道场效应晶体管(pFET晶体管),其n型本体电耦合到地电压节点,以便向所述pFET晶体管施加正向本体偏置。一种电路包括n沟道场效应晶体管(nFET晶体管),其p型本体电耦合到电源电压节点,以便向所述nFET晶体管施加正向本体偏置。
正向本体偏置晶体管电路