“S·Y·伊弗拉奇”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果7个，建议您升级VIP下载更多相关专利

[发明专利]基于硬件的转译后备缓冲器(TLB)失效-CN201780016504.4有效
发明人： A·沙哈姆;S·Y·伊弗拉奇;T·曾 -专利权人：高通股份有限公司
申请日： 2017-02-24 - 公布日： 2022-07-08 - 主分类号： G06F12/0891 文献下载
摘要：公开了基于硬件的转译后备缓冲器(TLB)失效技术。主机系统被配置成与快速外围组件互连(PCIe)端点(EP)交换数据。作为硬件元件的存储器管理单元(MMU)被包括在主机系统中，以根据至少一个TLB提供地址转译。在一个方面，MMU被配置成响应于从PCIe EP接收到至少一个TLB失效命令而使至少一个TLB失效。在另一方面，PCIe EP被配置成确定需要使至少一个TLB失效，并且提供TLB失效命令以使至少一个TLB失效。通过在主机系统中实现基于硬件的TLB失效，可以减少TLB失效延迟，从而导致增加的数据吞吐量、降低的功耗和改善的用户体验。
基于硬件转译后备缓冲器 tlb 失效

[发明专利]用于高速外围组件互连(PCIe)系统的内联密码引擎(ICE)-CN201680080676.3有效
发明人： A·沙哈姆;E·斯科尔斯基;S·Y·伊弗拉奇 -专利权人：高通股份有限公司
申请日： 2016-12-28 - 公布日： 2021-07-20 - 主分类号： G06F13/38 文献下载
摘要：详细描述中公开的诸方面包括用于高速外围组件互连(PCIe)的内联密码引擎(ICE)。就此而言，在一个方面，在主机系统中的PCIe根复合体(RC)中提供ICE。该PCIe RC被配置成从存储设备接收包括传输层分组(TLP)前缀的至少一个TLP。在非限制性示例中，该TLP前缀包括可由该ICE用于提供数据加密和解密的因事务而异的信息。通过在该PCIe RC中提供ICE以及在该TLP前缀中接收因事务而异的信息，遵循已建立的标准来加密和解密该PCIe RC中的数据是有可能的，由此确保在该PCIe RC与该存储设备之间的数据交换期间提供足够的保护。
用于高速外围组件互连 pcie 系统内联密码引擎 ice

[发明专利]在高速外围组件互连（PCIE）系统中传达因事务而异的属性-CN201680036274.3有效
发明人： O·罗斯伯格;A·吉尔;J·L·帕尼安;P·帕特尔;S·Y·伊弗拉奇 -专利权人：高通股份有限公司
申请日： 2016-06-01 - 公布日： 2020-07-17 - 主分类号： G06F13/16 文献下载
摘要：一种PCIe系统包括主机系统(304)和至少一个PCIe端点(302)。该PCIe端点被配置成确定可以改进预定义主机事务的效率和性能的一个或多个因事务而异的属性。该PCIe端点在至少一个PCIe事务层分组(TLP)的TLP前缀中编码这些因事务而异的属性，并向该主机系统提供该PCIe TLP。该主机系统中的PCIe根复合体(316)被配置成从接收自该PCIe端点的该PCIe TLP的该TLP前缀检测并提取这些因事务而异的属性。通过在该PCIe TLP的该TLP前缀中传达这些因事务而异的属性，有可能改进该PCIe系统的效率和性能而不违反现有的PCIe标准。
高速外围组件互连 pcie 系统传达事务属性

[发明专利]低功率PCIe-CN201880057566.4在审
发明人： L·J·米什拉;J·L·帕尼安;R·D·韦斯特费尔特;M·K·普拉萨德;A·吉尔;S·Y·伊弗拉奇 -专利权人：高通股份有限公司
申请日： 2018-10-10 - 公布日： 2020-04-21 - 主分类号： G06F13/40 文献下载
摘要：一种用于低速的快速外围组件互连(PCI)(PCIe)系统而同时维持较低级物理层(PHY)引脚要求和较高层功能性两者的系统能够执行差分信令模式和单端信令模式两者以优化功率节省。一种装置包括适配成连接到快速外围组件互连(PCI)(PCIe)总线的集成电路(IC)。该IC包括控制块，该控制块针对PCIe总线在差分信令与单端信令之间进行选择。当为PCIe总线选择单端信令时，该单端信令是通过IC中耦合到该PCIe总线以用于差分信令的现有引脚来传送的。
功率 pcie

[发明专利]对快速外围组件互连(PCI)(PCIe)事务层的一致性驱动增强-CN201680036148.8在审
发明人： S·Y·伊弗拉奇;A·吉尔;J·L·帕尼安;O·罗森伯格 -专利权人：高通股份有限公司
申请日： 2016-06-17 - 公布日： 2018-05-01 - 主分类号： G06F12/14 文献下载
摘要：公开了对PCIe事务层的一致性驱动增强。在一个示例性方面，一致性代理被添加到PCIe系统以支持在其中使用存储器的宽松的一致性模型。具体而言，端点可以请求存储器的各部分的所有权以从/向该存储器读取和写入。该一致性代理指派包括所请求部分的地址范围。该请求方端点将对应于所指派的地址范围的存储器内容复制到本地端点存储器中以在本地执行读和写操作。拥有方端点可以在请求之际提供所复制的存储器内容的经更新快照。在所复制的存储器内容的使用完成时，或者在来自该一致性代理的请求之际，该地址范围的所有权返回到根复合体，并且该端点将经更新的内容发送回系统存储器元件中的该地址范围。
快速外围组件互连 pci pcie 事务一致性驱动增强

[发明专利]扩展的消息信令中断(MSI)消息数据-CN201680036407.7在审
发明人： O·罗森伯格;A·吉尔;J·L·帕尼安;P·帕特尔;S·Y·伊弗拉奇 -专利权人：高通股份有限公司
申请日： 2016-06-17 - 公布日： 2018-03-06 - 主分类号： G06F13/24 文献下载
摘要：公开了扩展的消息信令中断(MSI)数据。在一方面，MSI比特被修改为包括系统级标识符。在一示例性方面，MSI消息数据的高16比特被修改为系统级标识符。通过在MSI消息数据内提供系统级标识符，中断控制器可验证中断源。
扩展消息中断 msi 数据

[发明专利]通信设备中的线头阻塞(HOLB)缓解-CN201680027733.1在审
发明人： S·Y·伊弗拉奇;A·吉尔 -专利权人：高通股份有限公司
申请日： 2016-04-14 - 公布日： 2018-01-26 - 主分类号： H04L12/863 文献下载
摘要：详细描述中所公开的诸方面包括通信设备中的线头阻塞(HOLB)缓解。由通信设备采用以供传送数据的输出队列易于受到HOLB的影响。就此而言，在一个方面，队列监视逻辑被配置成通过测量(诸)输出队列的(诸)深度并且将其与队列溢出阈值进行比较来检测HOLB。如果(诸)输出队列的(诸)深度超过队列溢出阈值，则(诸)对应的输入队列的(诸)队列权重被减小以减少数据流入(诸)输出队列，由此缓解(诸)输出队列中的HOLB。在另一个方面，队列监视逻辑被配置成通过将(诸)输出队列的(诸)深度与队列耗尽阈值进行比较来检测队列耗尽。通过缓解(诸)输出队列中的HOLB和数据挨饿，有可能优化(诸)输出队列以用较低的功耗来达成较高的吞吐量和数据完整性。
通信设备中的线头阻塞 holb 缓解