“R.瓦伦丁”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果44个，建议您升级VIP下载更多相关专利

[发明专利]用于计算两个区块操作数中的半字节的数量积的系统和方法-CN202310865565.5在审
发明人： R.萨德;S.鲁巴诺维奇;A.格拉德斯坦;Z.斯珀伯;A.海内克;R.瓦伦丁;M.J.查尼;B.托尔;J.科巴尔;E.奥尔德-艾哈迈德-瓦尔 -专利权人：英特尔公司
申请日： 2018-12-28 - 公布日： 2023-10-10 - 主分类号： G06F9/38 文献下载
摘要：本公开涉及用于计算两个区块操作数中的半字节的数量积的系统和方法。在一个示例中，一种装置包括：多个存储控制器、二级(L2)高速缓存存储器以及具有多个核的处理器，核包括用于执行对应于指令的操作的电路，所述操作包括：将第一矩阵的行m的32位元素的八个4位数据元素与第二矩阵的列n的相应32位元素的八个4位数据元素中的相应数据元素相乘，以生成八个乘积；以及将32位结果数据元素存储在第三矩阵的M行中的行m和N列中的列n处，32位结果数据元素要基于针对第一矩阵的行m的K个32位元素中的每个元素生成的八个乘积与对应于第一矩阵的行m和第二矩阵的列n的32位数据元素的累加。
用于计算两个区块作数中的字节数量系统方法

[发明专利]浮点(FP)加法低指令功能单元-CN201680068382.9有效
发明人： C.S.安德森;M.A.科内亚哈塞甘;E.奥尔德-艾哈迈德-瓦尔;R.瓦伦丁;J.科巴尔;N.阿斯塔费夫;M.J.查尼;M.B.吉尔卡;A.格拉德斯坦;S.鲁巴诺维奇;Z.斯珀伯 -专利权人：英特尔公司
申请日： 2016-11-23 - 公布日： 2023-05-26 - 主分类号： G06F9/30 文献下载
摘要：一种示例处理器包括寄存器和ADD低功能单元。所述寄存器存储第一、第二和第三浮点(FP)值。所述ADD低功能单元接收要执行ADD低运算的请求，并且响应于所述请求：将所述第一FP值与所述第二FP值相加以获得第一和值；对所述第一和值进行舍入以生成ADD值；将所述第一FP值与所述第二FP值相加以获得第二和值；将所述第二和值减去所述ADD值以生成差值；使所述差值归一化以获得归一化差值；对所述归一化差值进行舍入以生成ADD低值；并且将所述ADD低值发送到应用。
浮点 fp 加法指令功能单元

[发明专利]用于经融合的乘加的系统、装置和方法-CN202310172571.2在审
发明人： R.瓦伦丁;G.利夫钦;P.马吉切尔;M.J.查尼;E.奥尔德-艾哈迈德-瓦尔;J.科巴尔;M.B.格卡尔;Z.斯珀伯;S.鲁巴诺维奇;A.格拉德斯坦 -专利权人：英特尔公司
申请日： 2016-10-20 - 公布日： 2023-04-25 - 主分类号： G06F7/544 文献下载
摘要：本申请公开了用于经融合的乘加的系统、装置和方法。在一些实施例中，第一和第二紧缩数据源操作数的紧缩数据元素具有与第三紧缩数据操作数的紧缩数据元素的第二大小不同的第一大小。执行电路执行经解码的单个指令，用以为目的地操作数的每个紧缩数据元素定位履行：来自第一和第二紧缩数据源的、与第三紧缩数据源的紧缩数据元素定位相对应的M个N大小的紧缩数据元素的乘法，将来自这些乘法的结果加到第三紧缩数据源的紧缩数据元素定位的全大小紧缩数据元素，并且将加法结果存储在与第三紧缩数据源的紧缩数据元素定位相对应的紧缩数据元素定位目的地中，其中M等于全大小紧缩数据元素除以N。
用于融合系统装置方法

[发明专利]用于实现链式区块操作的系统和方法-CN202211612303.X在审
发明人： C.J.休格斯;A.F.海内克;R.瓦伦丁;B.托尔;J.科巴尔;E.奥尔德-艾哈迈德-瓦尔 -专利权人：英特尔公司
申请日： 2019-02-28 - 公布日： 2023-02-03 - 主分类号： G06F9/30 文献下载
摘要：所公开的实施例涉及用于实现链式区块操作的系统和方法。在一个示例中，处理器包括提取电路，其要提取一个或多个指令直到已提取多个指令，每个指令要指定源和目的地区块操作数；解码电路，其要解码所提取的指令；以及执行电路，其响应于已解码指令以：标识属于指令链的第一和第二已解码指令，动态地选择和配置包括要执行第一和第二已解码指令的第一和第二处理引擎（PE）的SIMD路径，以及留出第一已解码指令的所指定的目的地，并且替代地将第一已解码指令的结果从第一PE进行路由以供第二PE使用以实行第二已解码指令。
用于实现链式区块操作系统方法

[发明专利]用于经融合的乘加的系统、装置和方法-CN202211329959.0在审
发明人： R.瓦伦丁;G.利夫钦;P.马吉切尔;M.J.查尼;E.奥尔德-艾哈迈德-瓦尔;J.科巴尔;M.B.格卡尔;Z.斯珀伯;S.鲁巴诺维奇;A.格拉德斯坦 -专利权人：英特尔公司
申请日： 2016-10-20 - 公布日： 2022-12-16 - 主分类号： G06F7/544 文献下载
摘要：本申请公开了用于经融合的乘加的系统、装置和方法。在一些实施例中，第一和第二紧缩数据源操作数的紧缩数据元素具有与第三紧缩数据操作数的紧缩数据元素的第二大小不同的第一大小。执行电路执行经解码的单个指令，用以为目的地操作数的每个紧缩数据元素定位履行：来自第一和第二紧缩数据源的、与第三紧缩数据源的紧缩数据元素定位相对应的M个N大小的紧缩数据元素的乘法，将来自这些乘法的结果加到第三紧缩数据源的紧缩数据元素定位的全大小紧缩数据元素，并且将加法结果存储在与第三紧缩数据源的紧缩数据元素定位相对应的紧缩数据元素定位目的地中，其中M等于全大小紧缩数据元素除以N。
用于融合系统装置方法

[发明专利]用于复数乘法和累加的装置和方法-CN202210645935.X在审
发明人： R.瓦伦丁;M.查尼;R.萨德;E.奥尔德-艾哈迈德-瓦尔;J.科巴尔;R.S.杜布措夫 -专利权人：英特尔公司
申请日： 2018-11-28 - 公布日： 2022-08-26 - 主分类号： G06F9/30 文献下载
摘要：本发明公开了用于复数乘法和累加的装置和方法。本发明的实施例是一种处理器，其包括执行电路来响应于经解码的指令而计算第一复数、第二复数、和第三复数的复数乘法‑累加的结果。计算包括第一操作，其用于计算结果的实分量的第一项以及结果的虚分量的第一项。计算还包括第二操作，其用于计算结果的实分量的第二项以及结果的虚分量的第二项。处理器还包括：用于解码指令来生成经解码的指令的解码器，以及分别用于提供第一复数、第二复数和第三复数的第一源寄存器、第二源寄存器、以及源和目的地寄存器。
用于复数乘法累加装置方法

[发明专利]实行16位浮点矩阵点积指令的系统和方法-CN202210022539.1在审
发明人： A.F.海内克;R.瓦伦丁;M.J.查尼;R.萨德;M.阿德尔曼;Z.斯珀伯;A.格雷德斯坦;S.鲁巴诺维奇 -专利权人：英特尔公司
申请日： 2019-10-09 - 公布日： 2022-04-15 - 主分类号： G06F9/30 文献下载
摘要：本申请公开了实行16位浮点矩阵点积指令的系统和方法。所公开的实施例涉及计算图块操作数中的半字节的点积。在一个示例中，处理器包括：解码电路，用以解码图块点积指令，该指令具有针对操作码的字段、用以标识M×N目的地矩阵的目的地标识符、用以标识M×K第一源矩阵的第一源标识符，以及用以标识K×N第二源矩阵的第二源标识符，每一个矩阵包含双字元素；以及执行电路，用以执行经解码的指令以对指定的目的地矩阵的每个元素(m，n)实行K倍流程，从而通过将指定的第一源矩阵的双字元素(M，K)的每个半字节乘以指定的第二源矩阵的双字元素(K，N)的对应半字节来生成八个乘积，并且将八个乘积与双字元素的先前内容进行累加和饱和。
实行 16 浮点矩阵指令系统方法

[发明专利]用于经融合的乘加的系统、装置和方法-CN202111331383.7在审
发明人： R.瓦伦丁;G.利夫钦;P.马吉切尔;M.J.查尼;E.奥尔德-艾哈迈德-瓦尔;J.科巴尔;M.B.格卡尔;Z.斯珀伯;S.鲁巴诺维奇;A.格拉德斯坦 -专利权人：英特尔公司
申请日： 2016-10-20 - 公布日： 2022-01-04 - 主分类号： G06F7/544 文献下载
摘要：本申请公开了用于经融合的乘加的系统、装置和方法。在一些实施例中，第一和第二紧缩数据源操作数的紧缩数据元素具有与第三紧缩数据操作数的紧缩数据元素的第二大小不同的第一大小。执行电路执行经解码的单个指令，用以为目的地操作数的每个紧缩数据元素定位履行：来自第一和第二紧缩数据源的、与第三紧缩数据源的紧缩数据元素定位相对应的M个N大小的紧缩数据元素的乘法，将来自这些乘法的结果加到第三紧缩数据源的紧缩数据元素定位的全大小紧缩数据元素，并且将加法结果存储在与第三紧缩数据源的紧缩数据元素定位相对应的紧缩数据元素定位目的地中，其中M等于全大小紧缩数据元素除以N。
用于融合系统装置方法

[发明专利]提供向量包装元组交叉比较功能的方法、装置、指令和逻辑-CN201580065014.4有效
发明人： R.瓦伦丁;C.J.休格斯;M.J.查尼;Z.斯珀伯;A.格拉德斯坦;S.鲁巴诺维奇;Y.格比尔;E.奥尔德-阿梅德-瓦尔 -专利权人：英特尔公司
申请日： 2015-12-14 - 公布日： 2021-10-15 - 主分类号： G06F9/30 文献下载
摘要：指令和逻辑提供SIMD向量包装元组交叉比较功能。一些处理器实施例包括具有可变的多个数据字段的第一和第二寄存器，数据字段中的每个用以存储第一数据类型的元素。在一些实施例中，处理器执行用于向量包装元组交叉比较的SIMD指令，其对于第一寄存器的元组中的数据字段的一部分的每个数据字段而言，将其对应元素与第二寄存器的元组中的数据字段的对应部分的每个元素相比较，并且根据对应比较，在与对应第一寄存器部分的未掩蔽元素相对应的位掩码中，设置与第二寄存器部分的元素相对应的掩码位。在一些实施例中，位掩码被移位第三寄存器的数据字段中的对应元素。比较类型由立即数操作数来指示。
提供向量包装交叉比较功能方法装置指令逻辑

[发明专利]用于实行向量位聚集的方法和装置-CN201580064464.1有效
发明人： E.奥尔德-阿梅德-瓦尔;R.瓦伦丁;J.科巴尔;M.J.查尼;G.索尔;R.埃斯帕萨 -专利权人：英特尔公司
申请日： 2015-11-25 - 公布日： 2021-06-08 - 主分类号： G06F9/30 文献下载
摘要：一种用于实行向量位聚集的装置和方法。例如，处理器的一个实施例包括:第一向量寄存器，用以存储一个或多个源数据元素；第二向量寄存器，用以存储一个或多个控制元素，所述控制元素中的每一个包括多个位字段，每个位字段要与目的地向量寄存器中的对应位位置相关联并且用以识别来自所述一个或多个源数据元素的位以被拷贝到特定位位置中的每一个；以及向量位聚集逻辑，用以从所述第二向量寄存器中读取每个位字段以识别来自所述一个或多个源数据元素的位并响应性地将来自所述一个或多个源数据元素中的每一个的位拷贝到所述目的地向量寄存器中的对应位位置中的每一个。
用于实行向量聚集方法装置

[发明专利]用于执行矢量位反转和交叉的方法和装置-CN201580063801.5有效
发明人： J.科巴尔;E.奥尔德-阿梅德-瓦尔;R.瓦伦丁;M.J.查尼 -专利权人：英特尔公司
申请日： 2015-11-23 - 公布日： 2021-06-04 - 主分类号： G06F9/30 文献下载
摘要：装置和方法用于执行矢量位反转和交叉。例如，处理器的一个实施例包括：第一源矢量寄存器，用于存储第一多个源位群组，其中位群组的大小要在指令的即时值中指定；第二源矢量，用于存储第二多个源位群组；矢量位反转和交叉逻辑，用于从即时值确定位群组大小并且用于作为响应反转第一源矢量寄存器内的邻近位群组的定位以生成经反转的位群组的集合，其中矢量位反转和交叉逻辑附加地用于使经反转的位群组的集合与第二多个位群组交织；以及目的地矢量寄存器，用于存储与第一多个位群组交织的经反转的位群组。
用于执行矢量反转交叉方法装置

[发明专利]用于下转换以及交错多个浮点值的装置和方法-CN202010123544.2在审
发明人： M.阿德尔曼;R.瓦伦丁;B.齐夫;A.格拉德斯坦;S.鲁巴诺维奇;A.海内克;E.乔加纳斯 -专利权人：英特尔公司
申请日： 2020-02-27 - 公布日： 2020-10-09 - 主分类号： G06F3/06 文献下载
摘要：用于下转换以及交错多个浮点值的装置和方法。一种下转换并且交错数据元素的装置和方法。处理器的一个实施例包括：解码器，其用于解码第一指令来生成经解码的指令；第一源寄存器，其用于存储第一多个紧缩数据元素；第二源寄存器，其用于存储第二多个紧缩数据元素；目的地寄存器，其用于存储第三多个和第四多个紧缩数据元素；执行电路，其用于执行经解码的指令，所述执行电路包括：下转换电路，其用于下转换所述第一（第二）多个紧缩数据元素中的每一个以生成所述第三（第四）多个紧缩数据元素之一；交错电路，其用于在目的地寄存器内交错所述第三多个紧缩数据元素与所述第四多个紧缩数据元素。
用于转换以及交错浮点装置方法

[发明专利]实行16位浮点矩阵点积指令的系统和方法-CN201910953678.4在审
发明人： A.F.海内克;R.瓦伦丁;M.J.查尼;R.萨德;M.阿德尔曼;Z.斯珀伯;A.格雷德斯坦;S.鲁巴诺维奇 -专利权人：英特尔公司
申请日： 2019-10-09 - 公布日： 2020-05-19 - 主分类号： G06F17/16 文献下载
摘要：所公开的实施例涉及计算图块操作数中的半字节的点积。在一个示例中，处理器包括：解码电路，用以解码图块点积指令，该指令具有针对操作码的字段、用以标识M×N目的地矩阵的目的地标识符、用以标识M×K第一源矩阵的第一源标识符，以及用以标识K×N第二源矩阵的第二源标识符，每一个矩阵包含双字元素；以及执行电路，用以执行经解码的指令以对指定的目的地矩阵的每个元素（m，n）实行K倍流程，从而通过将指定的第一源矩阵的双字元素（M，K）的每个半字节乘以指定的第二源矩阵的双字元素（K，N）的对应半字节来生成八个乘积，并且将八个乘积与双字元素的先前内容进行累加和饱和。
实行 16 浮点矩阵指令系统方法

[发明专利]用于执行水平铺块操作的系统和方法-CN201910748505.9在审
发明人： C.J.休格斯;B.托尔;D.鲍姆;E.奥尔德-艾哈迈德-瓦尔;R.萨德;R.瓦伦丁;M.J.查尼;A.F.海内克 -专利权人：英特尔公司
申请日： 2019-08-14 - 公布日： 2020-03-24 - 主分类号： G06N20/00 文献下载
摘要：所公开的实施例涉及用于执行指定了水平铺块操作的指令的系统和方法。在一个示例中，处理器包括：取出电路，其用于取出指定了水平铺块操作、包括K个元素分组的M乘N源矩阵的位置、以及K个目的地的位置的指令，其中K个元素分组中的每一个包括相同数目的元素；解码电路，其用于对所取出的指令进行解码；以及执行电路，其用于通过如下操作来响应于经解码的指令：生成K个结果，每个结果是通过跨所述K个分组的对应分组的每一个元素来执行所指定的水平铺块操作而生成的；并且将每个所生成的结果写入到K个所指定的目的地位置的对应位置。
用于执行水平操作系统方法

[发明专利]用于实现链式区块操作的系统和方法-CN201910151869.9在审
发明人： C.J.休格斯;A.F.海内克;R.瓦伦丁;B.托尔;J.科巴尔;E.奥尔德-艾哈迈德-瓦尔 -专利权人：英特尔公司
申请日： 2019-02-28 - 公布日： 2019-10-11 - 主分类号： G06F9/30 文献下载
摘要：所公开的实施例涉及用于实现链式区块操作的系统和方法。在一个示例中，处理器包括提取电路，其要提取一个或多个指令直到已提取多个指令，每个指令要指定源和目的地区块操作数；解码电路，其要解码所提取的指令；以及执行电路，其响应于已解码指令以：标识属于指令链的第一和第二已解码指令，动态地选择和配置包括要执行第一和第二已解码指令的第一和第二处理引擎（PE）的SIMD路径，以及留出第一已解码指令的所指定的目的地，并且替代地将第一已解码指令的结果从第一PE进行路由以供第二PE使用以实行第二已解码指令。
解码指令指令区块链式处理引擎解码电路提取电路解码操作数处理器电路替代响应配置

1
2
3
下一页»
尾页
共 44 条