“K·西斯特拉”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果13个，建议您升级VIP下载更多相关专利

[发明专利]分级功率管理装置和方法-CN202180052147.3在审
发明人： V·加格;A·瓦尔马;K·西斯特拉;N·古普塔;N·S·巴里加尔;S·王;N·帕丽特;T·卡姆;A·普兰达雷;U·古普塔;S·陈;D·沙皮拉;S·文努戈帕尔;S·舍姆杜帕蒂;R·帕里克;E·迪阿默;P·桑帕斯;P·K·坎杜拉;Y·班萨尔;D·穆拉;M·图兰诺斯基;S·哈克;A·赫德里奇;R·达斯 -专利权人：英特尔公司
申请日： 2021-09-24 - 公布日： 2023-05-09 - 主分类号： G06F1/30 文献下载
摘要：分级功率管理(HPM)架构考虑了对功率管理控制器的缩放的限制、每个管芯处的自主性，并且向平台提供封装的统一视图。在最简单的层面上，HPM架构具有经由至少两个不同的通信结构进行通信的监管器和一个或多个受监管器功率管理单元(PMU)。每个PMU可以表现为特定域中的多个受监管器PMU的监管器。HPM解决了对包括一系列具有不同水平的功率和热管理的能力和需求的管芯的产品的这些需求。HPM作为统一的机制，可以跨越一系列不同能力和功能的管芯，这些管芯一起形成传统的片上系统(SoC)。HPM提供了对跨多样的管芯的集合的功率和热进行管理的基础。
分级功率管理装置方法

[发明专利]用于微处理器配置的动态控制的装置和方法-CN202011478410.9在审
发明人： A·万玛;N·古普塔;V·斯里尼瓦桑;K·西斯特拉;N·帕里特;A·卡虎;E·高巴托夫;E·威斯曼 -专利权人：英特尔公司
申请日： 2020-12-15 - 公布日： 2021-09-28 - 主分类号： G06F9/50 文献下载
摘要：用于跨多个逻辑处理器智能地调度线程的装置和方法。例如，处理器的一个实施例包括：多个核，用于被分配以形成用于执行线程的第一多个逻辑处理器(LP)，其中，一个或多个逻辑处理器(LP)用于与多个核中的每个核相关联；调度引导电路，用于：监视第一多个LP和线程的执行特性；生成第一多个LP排名，每个LP排名包括按特定顺序的全部多个LP或多个LP的子集；以及将第一多个LP排名存储在存储器中以被提供给调度器，该调度器用于使用第一多个LP排名在多个LP上调度线程；功率控制器，用于执行功率管理代码以执行功率管理操作，该功率管理操作包括独立地调整多个核中的一个或多个核的频率和/或电压；其中，响应于用于对多个核中的第一核解除激活的核配置命令，在处理器上执行的特权程序代码或功率控制器用于用第一核的解除激活的指示来更新存储器；其中，响应于第一核的解除激活的指示，调度器用于修改线程的调度。
用于微处理器配置动态控制装置方法

[发明专利]有快速功率浪涌检测和指令节流以提供低成本电源单元的计算系统和处理器-CN201810661967.2有效
发明人： K·西斯特拉;M·M·罗兰德;E·罗特姆;B·J·格里非斯;A·万玛;A·瑟亚纳拉亚南 -专利权人：英特尔公司
申请日： 2013-06-28 - 公布日： 2021-08-24 - 主分类号： G06F1/26 文献下载
摘要：描述了包括从处理器的输入到处理器内的逻辑电路的快速信号路径的处理器。输入用于接收快速节流信号。逻辑电路用于响应于快速节流信号节流处理器发出指令用于执行的速率。快速信号路径将强制处理器内的快速节流信号的可实行最小传播延迟。
快速功率浪涌检测指令节流提供低成本电源单元计算系统处理器

[发明专利]有快速功率浪涌检测和指令节流以提供低成本电源单元的计算系统和处理器-CN201380039994.1有效
发明人： K·西斯特拉;M·M·罗兰德;E·罗特姆;B·J·格里非斯;A·万玛;A·瑟亚纳拉亚南 -专利权人：英特尔公司
申请日： 2013-06-28 - 公布日： 2018-07-27 - 主分类号： G06F1/26 文献下载
摘要：描述了包括从处理器的输入到处理器内的逻辑电路的快速信号路径的处理器。输入用于接收快速节流信号。逻辑电路用于响应于快速节流信号节流处理器发出指令用于执行的速率。快速信号路径将强制处理器内的快速节流信号的可实行最小传播延迟。
快速功率浪涌检测指令节流提供低成本电源单元计算系统处理器

[发明专利]平台中的动态功率限值共享-CN201280071991.1有效
发明人： A·万玛;K·西斯特拉;C·奎洛兹;V·加吉;M·罗兰德;I·索迪;J·波恩斯 -专利权人：英特尔公司
申请日： 2012-03-29 - 公布日： 2018-04-27 - 主分类号： G06F1/32 文献下载
摘要：公开了一种用于在平台中的各模块当中的动态功率限值共享的方法和装置。在本发明的一种实施例中，该平台包括处理器和存储器模块。通过把功率域扩展为包括处理器和存储器模块，允许在处理器和存储器模块之间的动态共享平台的功率预算。对于低带宽工作负载，功率预算的动态共享给处理器提供了通过使用存储器功率中的余量来增加其频率的重要机会，且反之亦然。在本发明的一种实施例中，对于相同的总平台功率预算，这允许更高的峰值性能。
平台中的动态功率共享

[发明专利]管理多核处理器中的功耗-CN201280020735.X有效
发明人： E·菲特泽;R·J·雷杜林格;D·索尔蒂斯;W·J·鲍希尔;S·石栗玛丽;K·西斯特拉;E·罗特姆;R·库马;V·加吉;A·纳韦;L·沙玛 -专利权人：英特尔公司
申请日： 2012-03-19 - 公布日： 2017-11-07 - 主分类号： G06F1/32 文献下载
摘要：处理器可包括核区和非核区。由核区消耗的功率可通过以下操作来控制控制处理器的Cdyn以使得该Cdyn落在可容许Cdyn值内而与核区正处理的应用无关。功率管理技术包括测量数字活动因素(DAF)、监视架构和数据活动水平、以及通过基于活动水平扼制指令来控制功率消耗。作为扼制指令的结果，可在第三下降和热量设计点(TDP)中实现。而且，在所述核区处于深度功率节省状态时，由非核区消耗的空闲功率可通过改变参考电压VR和提供给非核区的VP来减小。结果，可减小由非核区消耗的空闲功率。
管理多核处理器中的功耗

[发明专利]分布式系统中动态调节资源用电的方法和装置-CN200780019645.8有效
发明人： S·R·胡特塞尔;K·西斯特拉;Y·刘 -专利权人：英特尔公司
申请日： 2007-06-27 - 公布日： 2009-06-10 - 主分类号： G06F1/32 文献下载
摘要：一种用于提供源端控制的动态电源管理的系统和方法。源端中的活动检测器确定所期望的将来资源使用情况。基于所期望的使用情况，该源端产生电源管理命令并发送该命令到目的端。目的端然后基于该命令来调节资源的供电级别。
分布式系统动态调节资源用电方法装置

[发明专利]解决高速缓存冲突-CN200810176135.8无效
发明人： J·吉尔伯特;Z-N·蔡;Y-C·刘;K·西斯特拉 -专利权人：英特尔公司
申请日： 2005-08-26 - 公布日： 2009-05-06 - 主分类号： G06F12/08 文献下载
摘要：防止和解决微处理器和/或计算机系统内的高速缓存冲突。更具体地，本发明的实施例涉及用于管理在其中可对特定的一个或一组高速缓存做出多个访问的处理器和/或计算机系统内的高速缓存冲突的技术。
解决高速缓存冲突

[发明专利]解决高速缓存冲突-CN200810176136.2无效
发明人： J·吉尔伯特;Z-N·蔡;Y-C·刘;K·西斯特拉 -专利权人：英特尔公司
申请日： 2005-08-26 - 公布日： 2009-05-06 - 主分类号： G06F12/08 文献下载
摘要：防止和解决微处理器和/或计算机系统内的高速缓存冲突。更具体地，本发明的实施例涉及用于管理在其中可对特定的一个或一组高速缓存做出多个访问的处理器和/或计算机系统内的高速缓存冲突的技术。
解决高速缓存冲突

[发明专利]在多个核－高速缓存簇中提供内含共享高速缓存-CN200810144275.7有效
发明人： K·西斯特拉 -专利权人：英特尔公司
申请日： 2008-07-30 - 公布日： 2009-02-04 - 主分类号： G06F12/08 文献下载
摘要：在一实施例中，本发明包括一种方法，用于从包括多个核－高速缓存簇的多核处理器的第一可缩放性代理中的系统互连接口接收所请求数据、将所请求数据储存在包括请求核的第一核－高速缓存簇的局部高速缓存的一行中、并更新针对该行的标记阵列向量中的簇字段和核字段。还描述和要求保护其它实施例。
多个核高速缓存提供内含共享

[发明专利]便于动态功率管理的核活动检测器的方法、系统和设备-CN200810128491.2有效
发明人： Y·－C·刘;S·R·哈特塞尔;K·西斯特拉 -专利权人：英特尔公司
申请日： 2008-06-27 - 公布日： 2008-12-31 - 主分类号： G06F1/32 文献下载
摘要：一种系统和方法用于提供源受控动态功率管理。源中的活动检测器确定预期的将来资源使用。基于该预期使用，源生成功率管理命令，并将该命令发送到目的地。目的地则基于该命令来调节资源的功率级别。
便于动态功率管理活动检测器方法系统设备

[发明专利]解决高速缓存冲突-CN200580029787.3无效
发明人： J·吉尔伯特;Z－N·蔡;Y－C·刘;K·西斯特拉 -专利权人：英特尔公司
申请日： 2005-08-26 - 公布日： 2007-08-01 - 主分类号： G06F12/08 文献下载
摘要：防止微处理器和/或计算机系统内的高速缓存冲突。更具体地，本发明的实施例涉及用于管理在其中可对特定的一个或一组高速缓存做出多个访问的处理器和/或计算机系统内的高速缓存冲突的技术。
解决高速缓存冲突

[发明专利]使用核心指示符的高速缓存过滤-CN200510103704.2无效
发明人： Y·C·刘;K·西斯特拉;G·蔡 -专利权人：英特尔公司
申请日： 2005-09-08 - 公布日： 2006-03-15 - 主分类号： G06F12/08 文献下载
摘要：一种微处理器内的过滤核心高速缓存访问的高速缓存体系结构。更具体地说，本发明的实施例涉及在具有多个处理器核心高速缓存和内含共享高速缓存的处理器内管理事务处理、如窥探的技术。
使用核心指示高速缓存过滤

1
共 13 条