“J·D·沃诺克”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果2个，建议您升级VIP下载更多相关专利

[发明专利]可扫描动态逻辑锁存器电路-CN200710161717.4有效
发明人： H·C·恩戈;J·B·库安格;J·D·沃诺克;D·F·温德尔 -专利权人：国际商业机器公司
申请日： 2007-09-24 - 公布日： 2008-05-07 - 主分类号： H03K19/096 文献下载
摘要：一种可扫描锁存器，包括具有至少一个动态逻辑门的逻辑前端，该动态逻辑门具有执行普通布尔逻辑运算的逻辑树。动态逻辑门与扫描下拉逻辑树相组合，该扫描下拉逻辑树耦合到扫描保持锁存器输出以及动态逻辑门的动态节点。扫描时钟和普通时钟确定逻辑电路是在普通逻辑模式下还是在扫描测试模式下。静态输出锁存器具有响应于动态节点逻辑状态的至少一个输入。响应于扫描时钟或者普通时钟的逻辑状态而由动态逻辑门的逻辑树或者扫描电路的扫描下拉逻辑树来设置动态节点的所评估状态。
扫描动态逻辑锁存器电路

[发明专利]具有体接触的并联场效应晶体管结构-CN200680008519.8有效
发明人： J·D·沃诺克;G·E·史密斯三世 -专利权人：国际商业机器公司
申请日： 2006-04-13 - 公布日： 2008-03-12 - 主分类号： H01L27/01 文献下载
摘要：通过与第一或者主场效应晶体管(“FET”)(620)电并联放置的一个或者多个第二FET(632)，将第一FET(620)与至其的体接触分隔开。以此方式，第一FET(620)的主体可以延伸至由第二FET(632)占有的区域中，以允许对第一FET(620)主体进行接触。在一个实施例中，第一FET(620)的栅极导体和第二FET(632)的栅极导体是单块导电图形的整体部分。将单块导电图形制作得如期望的一样小，并且将其制作成与位于集成电路之上的栅极导体的最小预定线宽一样小，所述集成电路包括体接触的FET。以此方式，可以保持面积和寄生电容较小。
具有接触并联场效应晶体管结构