“J·W·卡迪”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果4个，建议您升级VIP下载更多相关专利

[发明专利]高密度电路模块-CN200810009614.0有效
发明人： J·W·卡迪;J·维德尔;D·L·罗珀;J·D·维尔利;J·道登;J·布奇勒 -专利权人：斯塔克特克集团有限公司
申请日： 2002-10-25 - 公布日： 2008-09-24 - 主分类号： H01L25/00 文献下载
摘要：本发明涉及高密度电路模块。本发明把芯片尺寸封装集成电路(CPS)层叠为保存板表面积的模块中。在按照本发明优选实施例设计的两高度CSP层叠或模块(10)中，层叠了成对的CSP(12、14)，一个CSP(12)设置在另一个(14)之上。两个CSP用一对挠性电路结构(30、32)连接。成对挠性电路结构(30、32)中的每个关于模块(10)下CSP(14)的各个相对侧端(20、22)局部卷绕。弯曲电路对(30、32)把上和下CSP(12、14)连接并在模块(10)和例如印刷布线板(PWB)的应用环境之间提供热和电通路的连接通路。在多种结构和提供用于高密度存储或高容量计算的模块中的CSP组合中应用本发明，产生了良好的效果。
高密度电路模块

[发明专利]存储器模块系统和方法-CN200680026190.8无效
发明人： R·拉波特;P·古德温;J·W·卡迪 -专利权人：斯塔克泰克集团有限公司
申请日： 2006-02-09 - 公布日： 2008-07-16 - 主分类号： H01L23/495 文献下载
摘要：提供一种电路模块，其中两个辅助基板(21A、21B)或卡或刚性柔性组件的刚性部分(16B)组装有集成电路(IC)。辅助基板与柔性电路相连。柔性电路的一侧呈现出适于连接到边缘连接器(12)的触点。柔性电路(20)包在优选为金属的基板的边缘周围，以将所述两个辅助基板中一个设置在基板的第一侧上，而将所述辅助基板中的另一个设置在基板的第二侧上。
存储器模块系统方法

[发明专利]电路模块系统和方法-CN200510113251.1无效
发明人： P·古德温;J·W·卡迪;J·D·小维尔利 -专利权人：斯塔克特克集团有限公司
申请日： 2005-08-12 - 公布日： 2006-08-16 - 主分类号： H01L25/00 文献下载
摘要：柔性电路与沿着其一个或两个主侧面设置的集成电路(IC)组装。沿着柔性电路分布的触点提供到IC的连接。优选地，柔性电路设置在刚性导热衬底的边缘周围从而将该集成电路放置在具有一层或两层的衬底的一个或两个侧面上。可替换地，但也是优选实施例，柔性电路靠近衬底一侧上的IC至少部分地设置在衬底的窗口、凹陷或切口区域中。其它实施例可以只组装柔性电路的一个侧面或者可以除去衬底材料以减小模块轮廓。优选实施例中，沿着柔性电路分布的触点形成为用于插入边缘连接器插座使得它们可以实现一般功能并用于服务器计算机。优选的衬底由导热材料构成。优选实施例中衬底的延伸部分能够期望降低热量模块负荷并且有利于减少工作期间模块的集成电路之间的热变化。
电路模块系统方法

[发明专利]芯片尺寸层叠系统和方法-CN02826187.9有效
发明人： J·W·卡迪;J·维德尔;D·L·罗珀;J·D·维尔利;J·道登;J·布奇勒 -专利权人：斯塔克特克集团有限公司
申请日： 2002-10-25 - 公布日： 2005-04-20 - 主分类号： H05K7/06 文献下载
摘要：本发明把芯片尺寸封装集成电路(CPS)层叠为保存板表面积的模块中。在按照本发明优选实施例设计的两高度CSP层叠或模块(10)中，层叠了成对的CSP(12、14)，一个CSP(12)设置在另一个(14)之上。两个CSP用一对挠性电路结构(30、32)连接。成对挠性电路结构(30、32)中的每个关于模块(10)下CSP(14)的各个相对侧端(20、22)局部卷绕。弯曲电路对(30、32)把上和下CSP(12、14)连接并在模块(10)和例如印刷布线板(PWB)的应用环境之间提供热和电通路的连接通路。在多种结构和提供用于高密度存储或高容量计算的模块中的CSP组合中应用本发明，产生了良好的效果。
芯片尺寸层叠系统方法