“I·阿加瓦尔”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网_中国专利网

首页在售求购查询申请展会资讯专利榜企服商城升级VIP

立即登录免费注册

在售专利
求购专利
查询专利
新闻资讯
技术展会
招商加盟
专利榜

本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247 本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247 本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247

本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247 本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247 本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247

专利名称

专利名称
专利号码
专利分类
申请人
公布日期

农业化学；冶金建筑机械工程区域搜索

主分类

B 作业；运输

C 化学；冶金

D 纺织；造纸

E 固定建筑物

F 机械工程、照明、加热

专利下载VIP

公布日期

2023-10-24 公布专利

2023-10-20 公布专利

2023-10-17 公布专利

2023-10-13 公布专利

2023-10-10 公布专利

2023-10-03 公布专利

2023-09-29 公布专利

2023-09-26 公布专利

2023-09-22 公布专利

2023-09-19 公布专利

专利权人

国家电网公司

华为技术有限公司

中兴通讯股份有限公司

三星电子株式会社

中国石油化工股份有限公司

鸿海精密工业股份有限公司

松下电器产业株式会社

上海交通大学

钻瓜专利网为您找到相关结果23个，建议您升级VIP下载更多相关专利

[发明专利]精简配置的分离式存储器中的页面调度-CN202180082097.3在审
发明人： S·塔瓦莱伊;I·阿加瓦尔 -专利权人：微软技术许可有限责任公司
申请日： 2021-11-11 - 公布日： 2023-09-05 - 主分类号： G06F3/06 文献下载
摘要：本文公开了一种具有分离式存储器池和池化存储器控制器的精简配置的多节点计算机系统。分离式存储器池被配置为使共享存储器容量对多个计算节点中的每个计算节点可用，这样的存储器容量相对于多个计算节点被精简配置。池化存储器控制器被配置为：将分离式存储器池的多个存储器段指派给多个计算节点；将多个段的子集标识为冷段，这样的标识是基于确定针对每个这样的冷段的使用特性低于阈值；以及将冷段中的一个或多个冷段页面调度出到扩展大容量存储器设备，从而释放分离式存储器池的一个或多个被指派的存储器段。
精简配置分离存储器中的页面调度

[发明专利]对存储器资源进行管理和排名-CN202180078543.3在审
发明人： L·R-F·舒;A·马诺查;I·阿加瓦尔;D·S·伯杰;S·诺瓦克维克;J·B·加姆巴罗·布伊诺;V·索尼 -专利权人：微软技术许可有限责任公司
申请日： 2021-10-29 - 公布日： 2023-08-08 - 主分类号： G06F11/34 文献下载
摘要：本公开涉及用于管理所追踪的存储器使用数据并基于由存储器设备上的存储器控制器追踪的存储器使用数据来执行各种动作的系统、方法和计算机可读介质。例如，本文描述的系统涉及跨一个或多个存储器控制器收集和编译数据以评估存储器使用数据的特性，以确定针对存储器资源段的(多个)热度度量。本文描述的系统可以基于(多个)热度度量执行各种段动作。此外，本文描述的系统可以根据一个或多个访问粒度来编译存储器使用数据。该编译数据还可以根据相应访问代理的访问分辨率被多个访问代理共享。
存储器资源进行管理排名

[发明专利]在具有现有TLP定义的PCIE上的持久存储器写入语义-CN201780053196.2有效
发明人： M·A·施密瑟尔;R·K·拉马努詹;F·施默勒;D·M·李;I·阿加瓦尔;D·J·哈里曼 -专利权人：英特尔公司
申请日： 2017-09-18 - 公布日： 2023-08-04 - 主分类号： G06F13/42 文献下载
摘要：本公开的各方面涉及包括应用处理器的系统、方法和设备。所述应用处理器包括接口逻辑，所述接口逻辑用于使用符合快速外围部件互连(PCIe)协议的双向互连链路与通信模块接口。所述接口逻辑用于从链路上接收数据分组，所述数据分组包括报头和数据有效载荷；确定在所述数据分组的报头中设置的提示位；基于所设置的提示位来确定在所述数据分组报头中的转向标签值；并且基于在报头中设置的转向标签将数据有效载荷传送到非易失性存储器。
具有现有 tlp 定义 pcie 持久存储器写入语义

[发明专利]管理和排序存储器资源-CN202180069357.3在审
发明人： L·R-F·舒;A·马诺查;I·阿加瓦尔;D·S·伯杰;S·诺瓦克维克;J·B·加姆巴罗·布伊诺;V·索尼 -专利权人：微软技术许可有限责任公司
申请日： 2021-07-19 - 公布日： 2023-06-23 - 主分类号： G06F12/02 文献下载
摘要：本公开涉及用于跟踪存储器控制器系统(110)上的存储器使用数据并提供一种机制的系统、方法和计算机可读介质，一个或多个访问代理(例如，计算节点102、应用、虚拟机106)可以借此访问由存储器控制器管理的存储器资源(118)的存储器使用数据。实际上，本文所描述的系统促进生成和访问其上具有存储器使用数据的热图(116)。本文所描述的系统描述了与生成和维护热图以及向各种访问代理提供对热图的访问相关的特征和功能性。使用低处理开销来执行这种存储器跟踪和访问，同时向访问代理提供与存储器控制器管理的存储器资源相关的有用信息。
管理排序存储器资源

[发明专利]针对分离式存储器池的寻址-CN202180054052.5在审
发明人： S·塔瓦莱伊;I·阿加瓦尔;V·索尼 -专利权人：微软技术许可有限责任公司
申请日： 2021-05-31 - 公布日： 2023-06-23 - 主分类号： G06F3/06 文献下载
摘要：一种用于分离式存储器系统中的存储器地址映射的方法，该方法包括：从多个计算节点中的计算节点接收主机物理地址(HPA)的一个或多个范围的指示，HPA的一个或多个范围包括多个存储器地址，多个存储器地址与分离式存储器池中被分配给计算节点的不同分配切片相对应。HPA的一个或多个范围被转换为设备物理地址(DPA)的连续范围。针对每个DPA，基于切片到TAD索引和切片标识符来标识目标地址译码器(TAD)。基于TAD，每个DPA被映射到分离式存储器池的物理存储器单元的介质特定物理元件。
针对分离存储器寻址

[发明专利]分离式存储器池分配-CN202180054413.6在审
发明人： S·塔瓦莱伊;V·索尼;I·阿加瓦尔 -专利权人：微软技术许可有限责任公司
申请日： 2021-05-06 - 公布日： 2023-06-23 - 主分类号： G06F3/06 文献下载
摘要：公开了涉及分离式存储器池的示例。一个示例提供了一种存储器系统，该存储器系统包括存储器控制器和存储器，该存储器附接到存储器控制器并且形成分离式存储器池的至少一部分，分离式存储器池包括多个切片，多个切片被各自动态地分配给相应的计算节点。存储器系统被配置为接收调整存储器池到请求计算节点的分配的请求，在存储器池的部分包括能满足请求的未分配切片的情况下，将未分配的部分的至少一部分分配给请求计算节点，以及在存储器池的部分不包括能满足请求的未分配切片的情况下，使得请求被引导到另一计算节点以释放到该另一计算节点的至少一个切片。
分离存储器分配

[发明专利]具有独立地一致的节点的计算设备-CN202180061782.8在审
发明人： S·塔瓦莱伊;I·阿加瓦尔 -专利权人：微软技术许可有限责任公司
申请日： 2021-06-01 - 公布日： 2023-05-26 - 主分类号： G06F12/02 文献下载
摘要：计算设备包括两个或更多个计算节点，每个计算节点包括两个或更多个处理器核。每个计算节点包括与其他计算节点不一致的独立地一致域。中央IO管芯通信地被耦合到两个或更多个计算节点中的每个计算节点。多个本机附接的易失性存储器单元经由一个或多个存储器控制器被附接到中央IO管芯。中央IO管芯包括针对每个计算节点的一个或多个归属代理。归属代理被配置为将从计算节点接收的存储器访问请求映射到本机附接的易失性存储器单元内的一个或多个地址。
具有立地一致节点计算设备

[发明专利]针对计算机总线的非投递式写事务-CN202211327255.X在审
发明人： R·M·桑卡兰;D·J·哈里曼;S·O·斯泰利;R·H·沃克哈尔瓦拉;I·阿加瓦尔;P·M·马罗利亚;S·R·范多伦 -专利权人：英特尔公司
申请日： 2020-03-18 - 公布日： 2022-12-16 - 主分类号： G06F13/42 文献下载
摘要：系统和设备可以包括控制器和命令队列，以缓冲进入设备的传入写请求。控制器可以通过链路从客户端将事务层分组(TLP)中非投递式写请求(例如，延迟存储器写(DMWr)请求)接收到命令队列；确定命令队列可以接受DMWr请求；从TLP识别成功完成(SC)消息，该成功完成消息指示DMWr请求被接受到命令队列中；并通过链路将指示DMWr请求已被接受到命令队列中的SC消息发送到客户端。控制器可以接收第二TLP中第二DMWr请求；确定命令队列已满；并响应于命令队列已满而发送要发送到客户端的存储器请求重试状况(MRS)消息。
针对计算机总线投递事务

[发明专利]多芯片封装链路-CN201680012402.0有效
发明人： M·韦格;Z·吴;V·伊耶;G·S·帕斯达斯特;M·S·比利泰拉;I·阿加瓦尔;L·K·郑;S·W·利姆;A·K·尤帕德亚亚 -专利权人：英特尔公司
申请日： 2016-02-22 - 公布日： 2021-06-29 - 主分类号： G06F13/36 文献下载
摘要：诸如逻辑PHY的片上系统可以被划分成具有固定路由的硬IP块，以及具有灵活路由的软IP块。每个硬IP块可以提供固定数量的通路。使用p个硬IP块，其中每个块提供n个数据通路，全部h＝n*p个硬IP数据通路被提供。其中，系统设计需要全部k个数据通路，可能k≠h，使得[k/n]硬IP块提供h＝n*p个可用的硬IP数据通路。在这种情况下，h‑k个通路可以被禁用。在通路反转发生的情况下，例如，在硬IP和软IP之间，领结路由可以通过在软IP内多路复用器状可编程开关的使用而被避免。
芯片封装

[发明专利]针对计算机总线的非投递式写事务-CN202110189872.7在审
发明人： R·M·桑卡兰;D·J·哈里曼;S·O·斯泰利;R·H·沃克哈尔瓦拉;I·阿加瓦尔;P·M·马罗利亚;S·R·范多伦 -专利权人：英特尔公司
申请日： 2020-03-18 - 公布日： 2021-06-01 - 主分类号： G06F13/16 文献下载
摘要：系统和设备可以包括控制器和命令队列，以缓冲进入设备的传入写请求。控制器可以通过链路从客户端将事务层分组(TLP)中非投递式写请求(例如，延迟存储器写(DMWr)请求)接收到命令队列；确定命令队列可以接受DMWr请求；从TLP识别成功完成(SC)消息，该成功完成消息指示DMWr请求被接受到命令队列中；并通过链路将指示DMWr请求已被接受到命令队列中的SC消息发送到客户端。控制器可以接收第二TLP中第二DMWr请求；确定命令队列已满；并响应于命令队列已满而发送要发送到客户端的存储器请求重试状况(MRS)消息。
针对计算机总线投递事务

[发明专利]用于经由虚拟总线编码传送遥测信息的系统、装置和方法-CN202010582847.0在审
发明人： I·阿加瓦尔;N·帕利沃尔 -专利权人：英特尔公司
申请日： 2020-06-23 - 公布日： 2021-04-23 - 主分类号： G06F9/455 文献下载
摘要：在一个实施例中，一种装置包括：端点电路，所述端点电路代表主机处理器执行端点操作；以及输入/输出电路，所述输入/输出电路耦合到端点电路，以从端点电路接收遥测信息，将遥测信息编码成虚拟总线编码，并且将虚拟总线编码放置到控制消息的有效载荷字段中，并且向上游设备传送具有包括虚拟总线编码的有效载荷字段的控制消息。描述并且要求保护其他实施例。
用于经由虚拟总线编码传送遥测信息系统装置方法

[发明专利]用于相干消息的高带宽链路层-CN202011585316.3在审
发明人： I·阿加瓦尔;P·普罗西特;N·帕利沃尔;A·斯里尼瓦桑 -专利权人：英特尔公司
申请日： 2019-04-04 - 公布日： 2021-04-09 - 主分类号： G06F12/0877 文献下载
摘要：系统、方法和设备可以包括链路层逻辑，该链路层逻辑用于：由链路层设备识别以第一协议格式从存储器接收的第一数据，由链路层设备识别以第二协议格式从高速缓存接收的第二数据，由链路层设备复用第一数据的部分和第二数据的部分以产生复用数据；以及由链路层设备生成包括复用数据的流控制单元(flit)。
用于相干消息带宽链路层

[发明专利]用于处理具有设备附接的存储器的远程直接存储器存取操作的系统、装置和方法-CN202010577319.6在审
发明人： I·阿加瓦尔 -专利权人：英特尔公司
申请日： 2020-06-22 - 公布日： 2021-03-19 - 主分类号： G06F15/173 文献下载
摘要：在一个实施例中，一种处理器包括：一个或多个核心，所述一个或多个核心用于执行指令；至少一个高速缓存存储器；以及一致性电路，所述一致性电路耦合到至少一个高速缓存存储器。一致性电路可以具有直接存储器存取电路，以接收写入请求，并且至少部分地基于写入请求的地址，将写入请求直接发送到经由第一总线耦合到处理器的设备，以引起设备将写入请求的数据存储到设备附接的存储器。描述并且要求保护其它实施例。
用于处理具有设备存储器远程直接存取操作系统装置方法

[发明专利]多芯片封装链路-CN202011344684.9在审
发明人： M·韦格;Z·吴;V·伊耶;G·S·帕斯达斯特;M·S·比利泰拉;I·阿加瓦尔;L·K·郑;S·W·利姆;A·K·尤帕德亚亚 -专利权人：英特尔公司
申请日： 2016-02-22 - 公布日： 2021-03-12 - 主分类号： G06F13/36 文献下载
摘要：诸如逻辑PHY的片上系统可以被划分成具有固定路由的硬IP块，以及具有灵活路由的软IP块。每个硬IP块可以提供固定数量的通路。使用p个硬IP块，其中每个块提供n个数据通路，全部h＝n*p个硬IP数据通路被提供。其中，系统设计需要全部k个数据通路，可能k≠h，使得[k/n]硬IP块提供h＝n*p个可用的硬IP数据通路。在这种情况下，h‑k个通路可以被禁用。在通路反转发生的情况下，例如，在硬IP和软IP之间，领结路由可以通过在软IP内多路复用器状可编程开关的使用而被避免。
芯片封装

[发明专利]通过计算机总线的安全通信-CN202010591819.5在审
发明人： R·玛卡拉姆;I·阿加瓦尔;K·叶;N·帕利沃尔;D·哈里曼;I·舍克伊纳斯 -专利权人：英特尔公司
申请日： 2020-06-24 - 公布日： 2021-02-23 - 主分类号： H04L9/32 文献下载
摘要：一种装置，包括：端口，其具有用于实现基于快速计算链路(CXL)的协议的一个或多个层的电路。所述端口包括用于执行以下操作的代理：获得要经由flit基于所述基于CXL的协议通过链路传输到另一设备的信息，对所述信息的至少一部分进行加密以产生密文，基于所述密文生成循环冗余校验(CRC)码，以及使得flit被生成，所述flit包括所述密文。所述端口用于使用所述电路以通过所述链路将所述flit和所述CRC码传输到所述另一设备。
通过计算机总线安全通信

1
2
下一页»
尾页
共 23 条

友情链接：交换友情链接需要网站权重大于4，网站收录10W以上，如符合条件，请联系QQ：76009968。

关于我们寻求报道投稿须知广告合作版权声明网站地图友情链接企业标识联系我们

在线咨询

400-8765-105周一至周五 9:00-18:00

版权所有钻瓜科技（天津）有限公司津ICP备15000985号津公网安备 12019202000206号http://www.vipzhuanli.com/公布日期

咨询在线客服

咨询在线客服

tel code back_top