|
|
钻瓜专利网为您找到相关结果 4个，建议您 升级VIP下载更多相关专利
- [发明专利]具有微处理器和电压产生电路的电路装置-CN201880066626.9有效
-
A.旺德利希;A.菲施;B.比格
-
维特思科科技有限责任公司
-
2018-09-28
-
2023-09-26
-
H02M1/00
- 本发明涉及一种电路装置，具有微控制器（MC'），所述微控制器具有：第一模数转换器（ADC1），所述第一模数转换器的输入端与具有n个输入端的第一多路复用器（MUX1）的输出端连接，并且所述第一模数转换器的输出端与用于比较参考电压的第一比较装置（VE1）连接；和第一串行接口电路（SPI1），所述第一串行接口电路与第一比较装置（VE1）连接。该电路装置此外利用电压产生电路（SES'）构成，所述电压产生电路具有：第二模数转换器（ADC2），所述第二模数转换器的输入端与具有k个输入端的第二多路复用器（MUX2）的输出端连接，并且所述第二模数转换器的输出端与数量为k的寄存器（REG1至REGk）连接，所述寄存器与安全值生成器（SWG）连接并且被构成为存储数字值连同相应的安全值；和第二串行接口电路（SPI2），所述第二串行接口电路与k个寄存器（REG1至REGk）连接。所述第一和第二串行接口电路（SPI1，SPI2）彼此连接，用于微控制器（MC'）与电压产生电路（SES'）的通信，其中第一接口电路（SPI1）与用于将供电电压（V_in、V_out1至V_outx）和/或供电电流（Iin、I_out1至I_outx）与额定电压（U_soll_i）和/或额定电流（I_soll_i）进行比较的第二比较装置（VS2）连接。
- 具有微处理器电压产生电路装置
- [发明专利]通过主单元向多个从单元分配地址的方法-CN201780047833.5有效
-
B.比格;K-D.施奈德;A.菲施;A.旺德利希
-
大陆汽车有限公司
-
2017-08-01
-
2022-09-02
-
G06F13/42
- 描述了一种用于通过主单元（μC）向K个从单元（从机1，从机2，从机3）分配地址的方法，其中所述从单元（从机1，从机2，从机3）经由串行总线（BUS）连接到所述主单元（μC）以用于双向传输信息，并且每个从单元都具有地址输入（ADDR_IN）和地址输出（ADDR_OUT），其中所述主单元（μC）的地址输出（ADDR_OUT）连接到第一从单元（从机1）的地址输入（ADDR_IN），第n从单元（从机1，从机2，从机3）的地址输出（ADDR_OUT）连接到第n+1从单元（从机2，从机3）的地址输入（ADDR_IN），其中n=1到K‑1，其中所述从单元（从机1，从机2，从机3）在其地址输入（ADDR_IN）处施加第一电平时将其地址输出（ADDR_OUT）处的电平同样设置为第一电平并置于第一状态——“未寻址”，在其地址输入（ADDR_IN）处的电平从第一电平转换为第二电平时置于“可寻址”状态，在“可寻址”状态中从所述主单元（μC）接收到地址时检查所接收的地址的有效性，并且在检查结果是正面的情况下向所述主单元（μC）确认该接收和切换到“已寻址”状态，并将其地址输出（ADDR_OUT）处的电平设置为第二电平，其中所述主单元（μC）将地址一直发送到相应的从单元（从机1，从机2，从机3），直到所述主单元通过相应的从单元（从机1，从机2，从机3）获得确认为止，并且在获得该确认之后将下一个地址发送到下一个从单元（从机1，从机2，从机3）。
- 通过单元分配地址方法
- [发明专利]用于在总线处运行的集成电路和用于运行该集成电路的方法-CN201680043952.9有效
-
B.比格;C.哈根米勒;K-D.施奈德;A.沙德林
-
大陆汽车有限公司
-
2016-06-15
-
2021-03-30
-
G06F13/42
- 本发明涉及一种具有至少一个发送端口（Tx_ASIC）和至少一个接收端口（Rx_ASIC）以及至少一个地址端口（ADDR；ADDR0、ADDR1）的集成电路，‑其具有存储器或者存储区域（I、II），所述存储器或者存储区域具有大量存储区段（BA1、BA2），激活信息能够被写入到所述存储区段中，‑其中，所述存储区段（BA1、BA2）的数量等于集成电路（ASIC1、ASIC2、ASIC3；ASIC1'、ASIC2'）的能够通过所述至少一个地址端口（ADDR；ADDR0、ADDR1）被编码的数量，所述集成电路在公共的总线上能够被运行、能够被激活，‑其具有控制单元，所述控制单元被设置用于将通过所述至少一个地址端口（ADDR；ADDR0、ADDR1）被编码的地址与在所述接收端口（Rx_ASIC）处接收到的地址进行比较，如果一致则将定义的位模型写入到配属于所述地址的存储区段（BA1、BA2）中，如果不一致则抑制在所述发送端口（Tx_ASIC）处的不确认信号（NACK），其中，所述集成电路（ASIC1、ASIC2、ASIC3；ASIC1'、ASIC2'）被设置用于通过在所述存储区段（BA1、BA2）中的位模型来激活，所述存储区段对应于在所述至少一个地址端口（ADDR；ADDR0、ADDR1）处被定义的地址，以便与微处理器（µC）通信，所述微处理器通过所述公共的总线与所述至少一个发送端口（Tx_ASIC）和所述至少一个接收端口（Rx_ASIC）连接。
- 用于总线运行集成电路方法
|
