“黄伯虎”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果16个，建议您升级VIP下载更多相关专利

[发明专利]一种高效FPGA技术映射方法-CN201510883669.4有效
发明人：段振华;杨凯强;黄伯虎;田聪;张南;王小兵 -专利权人：西安电子科技大学
申请日： 2015-12-04 - 公布日： 2020-05-22 - 主分类号： G06F30/343 文献下载
摘要：本发明公开了一种高效FPGA技术映射算法，将技术映射划分为逻辑优化与结构优化，逻辑优化部分采用AIG模型以及balance、rewrite以及refactor等技术对电路进行优化；结构优化部分采用DAG模型，分为划分产生、划分选择以及LUT映射三步，划分产生采用了动态规划的思想，快速为每一个节点产生所有k‑可行划分；划分选择基于一种迭代次数可以自适应改变的迭代启发式思想，通过多次向前遍历与向后遍历的迭代，最终选择出延时和面积同时被优化的划分集合，与此同时，本发明修正了节点面积流计算公式，提高了划分选择的随机性；LUT映射将划分选择产生的划分结合映射成为LUT网络。
一种高效 fpga 技术映射方法

[发明专利]一种MSVL语言的编译系统及方法-CN201610980621.X有效
发明人：段振华;杨凯;田聪;张南;时一防;王小兵;黄伯虎 -专利权人：西安电子科技大学
申请日： 2016-11-08 - 公布日： 2019-09-13 - 主分类号： G06F8/41 文献下载
摘要：本发明公开了一种MSVL语言的编译系统及方法，包括：MSVL前端和底层虚拟机后端；MSVL前端包括词法语法分析模块，预处理模块和中间代码生成模块；LLVM后端包括目标代码生成模块；所述MSVL语言的编译方法对MSVL中的简单语句用正则形的方法进行预处理，对复杂语句，分别对每个并发分量进行预处理，并对每个并发分量创建一个线程。本发明很好地解决了现有技术执行MSVL程序效率低，影响了程序验证和执行的效率的问题，提高了MSVL程序的执行和验证效率；根据程序本身复杂程度的不同，其执行速度可提高几十倍乃至上百倍；并且一次编译成功后程序可以反复执行，无需再次编译。
一种 msvl 语言编译系统方法

[发明专利]一种保证质量的快速软硬件划分方法-CN201510884819.3有效
发明人：段振华;李炳岩;张南;黄伯虎;田聪;王小兵 -专利权人：西安电子科技大学
申请日： 2015-12-04 - 公布日： 2019-01-01 - 主分类号： G06F8/10 文献下载
摘要：本发明公开了一种保证质量的快速软硬件划分方法，保留遗传算法的交叉运算和变异运算，并引入阴性选择算法的阴性选择过程和基于等位基因浓度来指导产生新个体的策略，采取一种新型的进化方法来加速进化的过程并保证个体的质量，从而克服传统遗传算法耗时长以及阴性选择算法结果随机性大、容易陷入局部最优的缺点。
阴性选择软硬件进化随机性传统遗传算法变异运算等位基因算法结果遗传算法新个体保证算法运算耗时引入保留

[发明专利]一种基于MSVL的Petri网模型检测方法-CN201510040674.9有效
发明人：段振华;师亚;田聪;张南;王小兵;黄伯虎 -专利权人：西安电子科技大学
申请日： 2015-01-27 - 公布日： 2017-12-19 - 主分类号： G06F17/50 文献下载
摘要：本发明公开了一种基于MSVL的Petri网模型检测方法，首先利用现有的建模工具Workcraft建立Petri网系统模型，然后将该模型转换成等价的MSVL程序，为此本发明给出了分别由Petri网系统的顺序语意、并行语意和最大并行语意指导的三种转换方法；最后使用现有的MSVL支持工具MSV对生成的MSVL程序进行仿真、建模和验证。针对上述转换方法，本发明开发了转换工具PN3MSVL和PN4MSVL，使得工具MSV能够对Petri网系统的各种语意进行分析和验证。本发明解决了现有的Petri网模型检测方法难以充分验证各种语意的完全正则性质的问题。
一种基于 msvl petri 模型检测方法

[发明专利]移动点对点网络MHP2P的架构及相关服务实现方法-CN201710121171.3在审
发明人：段振华;姜品;田聪;张南;王小兵;黄伯虎;赵亮 -专利权人：西安电子科技大学
申请日： 2017-03-02 - 公布日： 2017-06-30 - 主分类号： H04L29/08 文献下载
摘要：本发明属于互联网计算技术领域，公开了一种移动点对点网络MHP2P的架构及相关服务实现方法。本发明基于一种稳定性和查询效率高、可扩展的HP2P网络，通过普通结点作为热点的形式使邻近的移动结点连接到普通结点，以使在原有网络拓扑结构不变的情况下可以较容易地融合移动结点。本发明每个普通结点看作附着在其上的移动结点的代理，通过代理来实现移动结点的资源发布、查询下载和元数据冗余等服务；其次还包括移动结点自身对局部单点失效的处理。本发明移动结点连接MHP2P网络的方式简单，易于实现；基于父结点的代理，实现了代码重用，解决了移动结点处理能力可能不足的问题；融合HP2P网络，保证了稳定性和高的查询效率。
移动点对点网络 mhp2p 架构相关服务实现方法

[发明专利]基于局部最小化ROBDD及面积延迟优化的工艺映射的方法-CN201410075155.1有效
发明人：段振华;李文露;黄伯虎;田聪;张南;王小兵 -专利权人：西安电子科技大学
申请日： 2014-03-04 - 公布日： 2017-05-24 - 主分类号： G06F9/44 文献下载
摘要：本发明公开了一种基于局部最小化ROBDD及面积延迟优化的工艺映射的方法，通过ROBDD的域节点来产生部分备选划分，放松非关键路径上的节点延迟来优化面积的工艺映射方法；逻辑优化部分，采用了带共享的最小化Local ROBDD的数据结构，利用ROBDD的域节点及操作提高了电路分解效率，避免了由于枚举所有备选划分而造成的时间和内存的浪费；结构优化部分，改进了经典算法Flowmap为电路中的每个节点进行延迟标记最小化的思想，关键路径上进行min‑height min‑cost覆盖，非关键路径上进行min‑cost覆盖。本发明避免了产生所有备选划分的低效性和延迟与面积相互制约的缺点，满足了现场可编程器件芯片对LUT输入个数的要求，且达到优化电路面积和延迟的目标。
基于局部最小化 robdd 面积延迟优化工艺映射方法

[发明专利]一种快速FPGA布线方法-CN201611221318.8在审
发明人：段振华;王德奎;田聪;黄伯虎;张南;王小兵 -专利权人：西安电子科技大学
申请日： 2016-12-26 - 公布日： 2017-05-17 - 主分类号： G06F17/50 文献下载
摘要：本发明公开了一种快速FPGA布线方法，该方法采用新的重布线策略和波前扩展方法。该FPGA布线方法迭代地对所有线网进行布线直到找到一个合法的布线结果或者达到最大迭代次数。在每次布线迭代过程中，新的重布线策略只对非法的路径进行重布，保留合法的路径，从而减少每次布线迭代的时间。在对每一个线网漏端点进行布线时，布线树上距离目标漏端点t相对较远的节点出现在连接t的最优路径上的概率较低，因此在对波前进行初始化时只使用距离t相对较近的布线树节点，当布线树较大时，可以显著减少波前初始化的时间。本发明在保持关键路径延时和线长均有优化的前提下，明显减少了布线运行时间。
一种快速 fpga 布线方法

[发明专利]一种实现现场可编程门阵列快速布局布线的方法-CN201410074915.7有效
发明人：段振华;周文豪;黄伯虎;田聪;张南;王小兵 -专利权人：西安电子科技大学
申请日： 2014-03-03 - 公布日： 2017-02-08 - 主分类号： G06F17/50 文献下载
摘要：本发明公开了一种实现现场可编程门阵列快速布局布线的方法，将退火函数应用于现场可编程门阵列FPGA布局的温度更新；采用了重复退火过程，得到每一次退火过程所能找到的最好解current_best，然后进行下一次退火过程；采用了考虑负载平衡的初始化布线方法，假设P为处理器个数，则创建P个线程，并将芯片分为P个区域，将信号分区域地划分到每个线程的任务集；采用了多线程并行执行布线迭代，P个线程根据并行化的A*寻址算法并发地为各自任务集中每个信号寻找当前最合适的路径进行布线；采用重布线拥挤信号的方法，完成一次布线迭代。本发明实现了对布线过程的加速，使得最终电路的延时和线长两个重要性能指标基本不变的情况下，布局布线速度有了显著加快。
一种实现现场可编程门阵列快速布局布线方法

[发明专利]一种HP2P网络负载平衡的方法-CN201410106285.7有效
发明人：段振华;郭建根;王小兵;田聪;张南;黄伯虎 -专利权人：西安电子科技大学
申请日： 2014-03-21 - 公布日： 2017-02-08 - 主分类号： H04L12/803 文献下载
摘要：一种HP2P网络负载平衡的方法，其包括，HP2P网络群间负载平衡的方法，通过群分裂以及群在网络地址空间的移动来实现群之间的负载转移，并通过新节点加入负载较大的群诱导群发生分裂和合并从而使得负载较大的地址空间群数目较多，负载较小的地址空间群数目较少；HP2P网络群内负载平衡的方法，通过超级节点对群内负载有效的调度，使群内负载率较低的节点找到群内负载率较高的节点。
一种 hp2p 网络负载平衡方法

[发明专利]一种基于模拟退火/回火现场可编程门阵列布局的方法-CN201410074911.9有效
发明人：段振华;刘洁;黄伯虎;田聪;张南;王小兵 -专利权人：西安电子科技大学
申请日： 2014-03-03 - 公布日： 2017-01-25 - 主分类号： G06F17/50 文献下载
摘要：本发明公开了一种基于模拟退火/回火现场可编程门阵列布局的方法，采取混合模拟退火和模拟回火的方法。首先使用传统模拟退火方法，得到模拟退火所能找到的最好解current_best，并记录当解的接受率为44%时的温度temp44，建立从temp44到冰点温度的适宜的温度梯度{t1,t2,…,tm}，然后根据该温度梯度开始模拟回火方法，在这个过程中如果碰到了比current_best更好的解，用该解替换current_best，最终得到的current_best即为需要的最优解。将本发明公开的基于模拟退火/回火现场可编程门阵列布局的方法应用于支持FPGA（Field Programmable Gate Array）现场可编程门阵列开发的EDA软件的布局工具，最终得到的布局结果稳定性好，同时能提高电路的质量，降低关键路径上的延时，改善最终的布线线长。
一种基于模拟退火回火现场可编程门阵列布局方法

[发明专利]一种基于脚本工具的软件动态部署方法-CN201410074912.3有效
发明人：段振华;郭小伟;张南;田聪;王小兵;黄伯虎 -专利权人：西安电子科技大学
申请日： 2014-03-03 - 公布日： 2016-11-30 - 主分类号： G06F9/445 文献下载
摘要：一种基于脚本工具的软件动态部署方法，其包括：S1提供一服务器，所述服务器加入新软件时，服务器端启动脚本自动生成程序并运行所述软件，所述自动脚本生成程序监控并记录安装过程中鼠标点击的控件句柄，并生成安装所述软件时的鼠标点击的脚本文件，且所述服务器设有数据库，所述脚本文件存入所述数据库中，且所述数据库还存有所述软件的基本信息；S2提供至少一个客户端，所述客户端检测目标机器物理环境配置并生成硬件信息记录文档并发送至服务器；S3服务器端将接收客户端发送来的硬件信息记录文档，并写入数据库；S4服务器选择软件与客户端并将待部署软件发送至客户端；S5若部署成功，则软件动态部署过程结束，若部署失败，则启动补偿策略。
一种基于脚本工具软件动态部署方法

[发明专利]一种针对HP2P网络系统信誉评价方法-CN201510884861.5在审
发明人：段振华;彭志光;田聪;黄伯虎;王小兵;张南 -专利权人：西安电子科技大学
申请日： 2015-12-04 - 公布日： 2016-04-06 - 主分类号： H04L12/24 文献下载
摘要：本发明公开了一种针对HP2P网络系统信誉评价方法，所述针对HP2P网络系统信誉评价方法通过分布式计算群内和群间的信誉度，再结合群内和群间得到全局信誉度；最后通过信誉度来判断恶意节点以及剔除恶意节点。本发明建立在HP2P网络上的信誉系统，包含分层的可信节点集计算算法，群间信誉度计算算法，和群内节点信誉度计算算法，通过三者的协调统一，计算出每个节点的全局信誉度，从而用于系统判断恶意节点。HP2PTRUST算法相较与EigenTrust算法大幅度加速了收敛速度，并且能够更有效的检测潜伏的恶意节点。此外，本发明能更好的检测潜伏恶意节点，拥有较低的误报和漏报率，能够显著的减少算法收敛所需的时间。
一种针对 hp2p 网络系统信誉评价方法

[发明专利]一种硬件语言VHDL到MSVL的自动转换系统-CN201410841253.1在审
发明人：段振华;张康;田聪;王小兵;张南;黄伯虎 -专利权人：西安电子科技大学
申请日： 2015-08-03 - 公布日： 2015-07-29 - 主分类号： G06F9/45 文献下载
摘要：一种硬件语言VHDL到MSVL的自动转换系统，其能够将VHDL语言程序文件转换成MSVL语言程序文件，所述转换系统包括，文件分析模块、词法分析模块、语法分析模块、信息存储模块、翻译模块、翻译结果字符串连接模块。VHDL程序转换为MSVL程序后，模型构造与性质描述使用同一种语言，使得验证在同一逻辑框架下进行，方便地实现对VHDL语言程序间接的模型检测。在转换的过程中，通过制定不同语法结构的转换规则，并通过一些额外的辅助手段将VHDL程序转换为了语义等价的MSVL程序，这样就可以通过对等价的MSVL程序进行仿真、建模和验证，来确保源VHDL程序的正确性。
一种硬件语言 vhdl msvl 自动转换系统

[发明专利]FPGA中进行电子设计自动化的逻辑单元装箱方法-CN201410008483.X有效
发明人：段振华;李虎;黄伯虎 -专利权人：西安电子科技大学
申请日： 2014-01-08 - 公布日： 2014-04-23 - 主分类号： G06F17/50 文献下载
摘要：本发明公开了一种FPGA中进行电子设计自动化的逻辑单元装箱方法，主要解决现有技术装箱后电路时延过大，可配置逻辑单元CLB消耗过多的问题。其装箱过程是：将工艺映射，单元划分处理后的电路用有向无环图表示；通过电路中查询表LUT之间的连接方式对有向无环图中的时延信息进行初始化；通过广度优先遍历法计算每个节点的松散度，并结合每个节点对电路关键路径的影响计算出它的关键度；根据每个节点的关键度并结合查询表LUT的线网个数和可配置逻辑单元CLB中已使用的线网个数，计算每个查询表LUT的线网增益值，根据线网增益值对查询表LUT进行选择填装。本发明极大地降低了最终电路的时延，同时极大地减少了最终电路消耗的可配置逻辑单元CLB的数量。
fpga 进行电子设计自动化逻辑单元装箱方法

[发明专利]一种硬件语言自动转换系统-CN201310454977.6在审
发明人：段振华;刘静;黄伯虎;田聪;王小兵 -专利权人：西安电子科技大学
申请日： 2013-09-27 - 公布日： 2013-12-18 - 主分类号： G06F9/45 文献下载
摘要：本发明公开了一种硬件语言自动转换系统，所述转换系统包括词法分析模块，将字符序列转换为tokens，所述字符序列包括Verilog语言中的关键字、标识符、常数、字符串、运算符以及注释符；语法分析与语义检查模块，其中，语法分析基于Bison中规定的Verilog语言的语法规则，识别出Verilog程序中的表达式、语句、过程快、模块等结构，语义检查在语法分析的同时进行；中间表示存储，将得到Verilog源文件的各种结构体，以模块为单位作为中间表示；转换模块，根据Verilog语言与MSVL语言之间的语言转换规则将Verilog语言转换成MSVL语言。
一种硬件语言自动转换系统

1
2
下一页»
尾页
共 16 条