“范安骏逸”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果4个，建议您升级VIP下载更多相关专利

[发明专利]一种可配置的浮点运算电路-CN202310652124.7在审
发明人：杨越;燕博南;范安骏逸 -专利权人：北京苹芯科技有限公司
申请日： 2023-06-05 - 公布日： 2023-09-29 - 主分类号： G06F7/485 文献下载
摘要：本发明涉及浮点运算电路领域，尤其涉及一种可配置的浮点运算电路，包括浮点运算电路模块，所述浮点运算电路模块包括PIM Array A、PIM Array B、PIM Array C和PIM Array D，所述PIM Array A、PIM Array B、PIM Array C和PIM Array D均连接有加法树一、移位寄存器一、加法树二和移位寄存器二，所述PIM Array A、PIM Array B、PIM Array C和PIM Array D与加法树一、移位寄存器一、加法树二和移位寄存器二之间能够进行相互配置，本发明通过浮点运算单元电路可配置的结构，降低了浮点运算结果的误差，极大程度上提高了计算精度，浮点运算电路可切换重置的设计，可减少因误差而带来的不必要计算量，从而降低运算功耗，同时使存内计算电路设计兼顾低功耗和高精度运算的优势。
一种配置浮点运算电路

[发明专利]一种混合浮点的加法器树设计系统-CN202310652558.7在审
发明人：杨越;燕博南;范安骏逸 -专利权人：北京苹芯科技有限公司
申请日： 2023-06-05 - 公布日： 2023-08-29 - 主分类号： G06F7/485 文献下载
摘要：本发明提供一种混合浮点的加法器树设计系统，涉及AI芯片技术领域。该混合浮点的加法器树设计系统，包括AI运算系统，所述AI运算系统的内部设置有混合浮点加法树系统，所述混合浮点加法树系统内部设置有输入模块、存内计算电路、指数比较模块、分数对齐模块、浮点计算电路、归一化舍入模块以及输出模块，所述指数比较模块通过数据传输技术与存内计算电路相连，所述浮点计算电路通过数据传输技术与分数对齐模块相连。通过浮点运算电路的混合浮点加法树结构，利用优化合并的设计结构，不仅节省了电路设计面积的开销，还有效提升了运算效率，同时降低硬件运算的功耗，极大程度上提高了计算精度，能够以较小的功耗成本实现高精度的数据运算。
一种混合浮点加法器设计系统

[发明专利]一种存内计算外围电路流水线设计系统-CN202310653999.9在审
发明人：杨越;燕博南;范安骏逸 -专利权人：北京苹芯科技有限公司
申请日： 2023-06-05 - 公布日： 2023-08-29 - 主分类号： G06F30/30 文献下载
摘要：本发明提供一种存内计算外围电路流水线设计系统，涉及人工智能运算技术领域。该存内计算外围电路流水线设计系统，包括电路运算系统，所述外围运算电路通过数据传输技术均与存内计算电路一、存内计算电路二以及多个存内计算电路N相连，所述存内计算电路一、存内计算电路二以及多个存内计算电路N内均设置有计算单元，所述外围运算电路对存内计算电路一、存内计算电路二以及多个存内计算电路N形成的运算结果进行汇总运算，并输出结果。通过改变存内计算电路设计的连接方式，利用多个存内计算电路共享一个外围运算电路的设计，不仅有效节省了电路设计的面积成本、降低存内计算电路与外围运算电路的数据计算功耗，还提升了存内计算的运算效率。
一种计算外围电路流水线设计系统

[发明专利]一种可配置的乘法累加运算的存内计算电路-CN202310652122.8在审
发明人：杨越;燕博南;范安骏逸 -专利权人：北京苹芯科技有限公司
申请日： 2023-06-05 - 公布日： 2023-08-18 - 主分类号： G06F7/544 文献下载
摘要：本发明涉及存内计算电路领域，尤其涉及一种可配置的乘法累加运算的存内计算电路，包括PIM Array A和PIM Array B，所述PIM Array A包括加法树一，所述PIM Array B包括移位寄存器和加法树二，所述移位寄存器和加法树二之间可相互切换配置，所述PIM Array A和PIM Array B之间具有整型PIM MAC计算电路模式和浮点PIM MAC计算电路模式两种计算状态，所述整型PIM MAC计算电路模式和浮点PIM MAC计算电路模式之间能够相互切换，本发明既可利用于存内计算的外围电路提高计算能力的可扩展性，实现高精度运算，也可以实现传统存内计算加速，减少因电路结构带来的冗余数据传输，一定程度上能降低计算功耗、增加数据吞吐量。
一种配置乘法累加运算计算电路