“罇贵子”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果12个，建议您升级VIP下载更多相关专利

[发明专利]半导体装置-CN202210049171.8在审
发明人：布施香织;河村圭子;罇贵子;末代知子;岩鍜治阳子 -专利权人：株式会社东芝;东芝电子元件及存储装置株式会社
申请日： 2022-01-17 - 公布日： 2023-04-07 - 主分类号： H01L29/868 文献下载
摘要：实施方式的半导体装置具备：第一电极；第一导电型的第一半导体层，设于第一电极之上；第二导电型的第二半导体层，设于第一半导体层之上；第二电极，设于第二半导体层之上；第一沟槽，从第二半导体层到达第一半导体层；第一半导体区域，在第二半导体层内，与第一沟槽相接地设置，第二导电型杂质浓度比第二半导体层的第二导电型杂质浓度高；以及第一绝缘膜，在第二半导体层内，与第一半导体区域相接地设置。
半导体装置

[发明专利]半导体装置-CN202111611306.7在审
发明人： 罇贵子;末代知子;岩鍜治阳子;系数裕子;布施香织;河村圭子;大麻浩平 -专利权人：株式会社东芝;东芝电子元件及存储装置株式会社
申请日： 2021-12-27 - 公布日： 2023-03-17 - 主分类号： H01L29/739 文献下载
摘要：实施方式的半导体装置具备半导体部、第一电极、第二电极以及控制电极。所述半导体部设置于所述第一电极与所述第二电极之间，包含第一导电型的第一层以及第三层、以及第二导电型的第二层、第四层以及第五层。所述第一层在所述第一电极与所述第二电极之间延伸，所述第二层设置于所述第一半导体层与所述第二电极之间，所述第三半导体层设置于所述第二层与所述第二电极之间，所述第四层设置于所述第一层与所述第一电极之间。所述半导体部具有包含所述控制电极、所述第二层及所述第三层的有源区域和包围所述有源区域的终端区域。所述5层在所述终端区域中设置于所述第一半导体层中。
半导体装置

[发明专利]半导体装置-CN202110869639.3在审
发明人：布施香织;河村圭子;罇贵子 -专利权人：株式会社东芝;东芝电子元件及存储装置株式会社
申请日： 2021-07-30 - 公布日： 2022-09-20 - 主分类号： H01L29/739 文献下载
摘要：实施方式的半导体装置包含元件区域与终端区域。元件区域包含第一半导体区域与第二半导体区域。所述第一半导体区域设于第一电极之上，为第一导电型。所述第二半导体区域设于所述第一半导体区域之上且与第二电极电连接。所述终端区域包含第三半导体区域、第一扩散层与第二扩散层。所述第三半导体区域设于所述第一半导体区域的外侧，为第一导电型。所述第一扩散层设于所述第三半导体区域的表面，包围所述元件区域，且为第二导电型。所述第二扩散层设于所述第三半导体区域的所述表面，包围所述元件区域，且位于比所述第一扩散层靠外侧的位置，比所述第一扩散层深，且为第二导电型。
半导体装置

[发明专利]半导体装置以及其控制方法-CN202110207897.5在审
发明人：诹访刚史;末代知子;岩鍜治阳子;系数裕子;罇贵子 -专利权人：株式会社东芝;东芝电子元件及存储装置株式会社
申请日： 2021-02-24 - 公布日： 2022-03-18 - 主分类号： H01L29/739 文献下载
摘要：实施方式涉及半导体装置及其控制方法。半导体装置具备第一导电型的第一半导体层、设置在第一半导体层上的第二导电型的第二半导体层、选择性地设置在第二半导体层上的第一导电型的第三半导体层、选择性地设置在第二半导体层上并与第三半导体层并排的第二导电型的第四半导体层及第二导电型的第五半导体层。第一半导体层位于第二半导体层与第五半导体层之间。第四半导体层在与第二半导体层的上表面平行的平面内，第四半导体层的面积具有比第三半导体层的面积大的面积。半导体装置还具备：控制电极，设置在从第三半导体层的上表面至第一半导体层中的深度的沟道的内部；第一电极，与第三半导体层电连接；及第二电极，与第四半导体层电连接。
半导体装置及其控制方法

[发明专利]半导体装置-CN202110878861.X在审
发明人：系数裕子;末代知子;岩鍜治阳子;罇贵子;河村圭子;布施香织 -专利权人：株式会社东芝;东芝电子元件及存储装置株式会社
申请日： 2021-08-02 - 公布日： 2022-03-18 - 主分类号： H01L29/861 文献下载
摘要：实施方式的半导体装置具备第一导电型的第一半导体层、第二导电型的第三半导体层、第一导电型的第二半导体层、多个电极以及第一绝缘膜。第二半导体层设置于第一半导体层上，包含比第一半导体层的第一导电型杂质低浓度的第一导电型杂质。第三半导体层设置于第二半导体层的上方，具有与第二半导体层相反侧的第一面。多个电极从第一面到第二半导体层中为止在多个沟槽的内部延伸。多个第一绝缘膜分别设置于多个电极与第二及第三半导体层之间。多个电极包括：第一电极组，在第一面上在第一方向上各隔开第一距离而排成一列；以及第二电极组，在第一方向上各隔开第一距离地排成一列，在第二方向上与第一电极组隔开第二距离。
半导体装置

[发明专利]半导体元件及半导体装置-CN202110835837.8在审
发明人：岩鍜治阳子;末代知子;系数裕子;河村圭子;布施香织;罇贵子 -专利权人：株式会社东芝;东芝电子元件及存储装置株式会社
申请日： 2021-07-23 - 公布日： 2022-03-11 - 主分类号： H01L29/739 文献下载
摘要：实施方式提供能够减小开关损耗的半导体元件以及使用了该半导体元件的半导体装置。实施方式的半导体元件具备半导体部、设置在半导体部的表面上的第1电极、设置在半导体部的背面上的第2电极、在半导体部的背面上与第2电极分离设置的第3电极、以及设置在半导体部与第1电极之间的控制电极。半导体部包括第1导电型的第1层、第2导电型的第2层、第1导电型的第3层和第2导电型的第4层。第2层设置在第1层与第1电极之间，隔着第1绝缘膜与控制电极相对。第3层被选择性地设置在第2层与第1电极之间，与第1电极电连接。第4层设置在第2电极与第1层之间，与第2电极电连接。第1层在半导体部的背面与第3电极连接。
半导体元件装置

[发明专利]半导体装置及其控制方法-CN202010666280.5在审
发明人：系数裕子;末代知子;岩鍜治阳子;罇贵子 -专利权人：株式会社东芝;东芝电子元件及存储装置株式会社
申请日： 2020-07-10 - 公布日： 2021-10-12 - 主分类号： H01L27/06 文献下载
摘要：实施方式提供一种能够降低恢复损耗的半导体装置及其控制方法。实施方式的半导体装置具备半导体部、设于所述半导体部的背面上的第一电极、设于所述半导体部的表面上的第二电极、以及设于所述半导体部与所述第二电极之间控制电极。所述控制电极配置在设于所述半导体部的沟槽的内部，通过第一绝缘膜与所述半导体部电绝缘。所述半导体部包括第一导电型的第一层、第二导电型的第二层、以及第二导电型的第三层。所述第一层在所述第一电极与所述第二电极之间延伸。所述第二层设于所述第一层与所述第二电极之间，并与所述第二电极连接。所述第三层设于所述第一层与所述第二电极之间，并与所述第二层及所述第一绝缘膜相接。
半导体装置及其控制方法

[发明专利]半导体装置及其制造方法-CN201510556279.6在审
发明人：古川千里;小川雅章;罇贵子;西脇若菜 -专利权人：株式会社东芝
申请日： 2015-09-02 - 公布日： 2016-09-28 - 主分类号： H01L29/778 文献下载
摘要：本发明的实施方式提供一种缺陷产生受到抑制的半导体装置及其制造方法。实施方式的半导体装置具备：衬底；第一氮化物半导体层，其设置于所述衬底上；第二氮化物半导体层，其设置于所述第一氮化物半导体层上；第三氮化物半导体层，其设置于所述第二氮化物半导体层上；电极，其设置于所述第三氮化物半导体层上；及绝缘层，其设置于所述第一氮化物半导体层与所述第二氮化物半导体层之间，且选择性地设置于所述电极下。
半导体装置及其制造方法

[发明专利]半导体装置及其制造方法-CN201410424591.5在审
发明人： 罇贵子;M·戈帕尔 -专利权人：株式会社东芝
申请日： 2014-08-26 - 公布日： 2015-09-16 - 主分类号： H01L29/417 文献下载
摘要：一种半导体装置及其制造方法，该半导体装置包括第1半导体层和第1电极。上述第1半导体层包括含有第1金属的氮化物半导体。上述第1电极包括第1区域、第2区域及第3区域。上述第1区域含有上述第1金属与相对于上述第1半导体层具有还原性的第2金属的化合物、或上述第1金属与上述第2金属的合金。上述第2区域设置在上述第1半导体层与上述第1区域之间，含有上述第1金属及上述第2金属。上述第3区域含有上述第1金属与氮的化合物，设置在上述第1半导体层与上述第2区域之间。上述第1电极与上述第1半导体层接触地设置。
半导体装置及其制造方法

[发明专利]薄膜体声谐振器及其制造方法-CN200610115959.5无效
发明人： 罇贵子;柴田浩延 -专利权人：株式会社东芝
申请日： 2006-08-21 - 公布日： 2007-03-14 - 主分类号： H03H9/15 文献下载
摘要：一种薄膜体声谐振器包括具有通孔的衬底，所述通孔通过在与所述衬底顶面相反的所述衬底底面上的开口被限定。所述开口的宽度大于在所述顶面处的宽度。底电极设置在所述通孔上方，并在所述顶面上方延伸。在所述底电极上设置压电膜。在所述压电膜上设置顶电极，以便面对所述底电极。从所述底面将密封板插入到所述通孔中，以便密封所述开口。
薄膜谐振器及其制造方法

[发明专利]薄膜压电谐振器及其制造方法-CN200510067261.6无效
发明人：佐野贤也;梁濑直子;板谷和彦;安本恭章;尾原亮一;川久保隆;罇贵子 -专利权人：株式会社东芝
申请日： 2005-04-20 - 公布日： 2005-11-02 - 主分类号： H03H9/13 文献下载
摘要：提供一种薄膜压电谐振器及其制造方法，电气机械耦合系数k_t²和Q值同时增大，并且下部电极的膜厚控制容易。薄膜压电谐振器包括：基板(11)；下部电极(14)，面对该基板(11)一部分为空心状态并被机械地保持；压电体(15)，配置在下部电极(14)上，以使其在平面图形上，在自身占有的区域的内部包含所有下部电极(14)；上部电极(16)，在该压电体(15)上；中继电极(13)，在基板(11)和压电体(15)之间，在平面图形上，位于压电体(15)的占有区域的边界，并且在占有区域的内部与下部电极(14)连接；以及下部电极布线(17)，从占有区域的边界延长到外部，连接到中继电极(13)。
薄膜压电谐振器及其制造方法

[发明专利]薄膜体声谐振器及其制造方法-CN200410102874.4无效
发明人：江渊康男;罇贵子;佐野贤也 -专利权人：株式会社东芝
申请日： 2004-12-24 - 公布日： 2005-07-13 - 主分类号： H03H9/17 文献下载
摘要：一种薄膜体声谐振器，包括相互分开设置的第一到第四绝缘体图形。第三和第四绝缘体图形分别相对于第一和第二绝缘体图形与第二和第一绝缘体图形相反设置。底部导电层设置在第一和第三绝缘体图形上，并从第一和第二绝缘体图形之间的区域延伸到第三绝缘体图形。压电膜位于底部导电层上，设置在第一和第二绝缘体图形之间的区域上。顶部导电层面对底部导电层以将压电膜夹在中间，并从第一和第二绝缘体图形之间的区域延伸到第四绝缘体图形。
薄膜谐振器及其制造方法

1
共 12 条