|
钻瓜专利网为您找到相关结果 15个,建议您 升级VIP下载更多相关专利
- [发明专利]电压调节电路和传输电路-CN202110367938.7有效
-
章晋祥;简佑勋
-
円星科技股份有限公司
-
2021-04-06
-
2023-10-27
-
G05F1/56
- 本申请公开了一种电压调节电路和传输电路。所述电压调节电路包括第一放大器、第二放大器及晶体管。所述第一放大器和所述第二放大器各自的第一输出端分别耦接于第一参考电压和第二参考电压。所述晶体管的连接端耦接于供电电压。所述晶体管的控制端选择性地耦接于所述第一放大器与所述第二放大器各自的输出端两者中的其中一个。当所述控制端耦接于所述第一放大器的所述输出端时,所述晶体管的另一连接端耦接于所述第一放大器的第二输入端以输出经调节的电压。当所述控制端耦接于所述第二放大器的所述输出端时,所述另一连接端耦接于所述第二放大器的第二输入端以输出所述经调节的电压。所述电压调节电路能够简化设计,降低生产成本及减少功耗。
- 电压调节电路传输
- [发明专利]接收器的物理层中的集成电路及接收器的物理层-CN202010744595.7有效
-
吕岳全;章晋祥
-
円星科技股份有限公司
-
2020-07-29
-
2022-06-14
-
H04B1/16
- 本申请公开了一种接收器的物理层中的集成电路及接收器的物理层。所述集成电路包括多通道接口、通道选取电路及N个采样电路。所述多通道接口具有N条通道。所述通道选取电路耦接于所述多通道接口,用以将所述N条通道中的M条通道选为M条时钟通道,并输出分别在所述M条时钟通道上的M个信号。M是小于N的正整数。剩余的(N‑M)条通道作为(N‑M)条数据通道。所述N个采样电路耦接于所述多通道接口及所述通道选取电路。所述N个采样电路中的(N‑M)个采样电路分别耦接于所述(N‑M)条数据通道。所述(N‑M)个采样电路中的各采样电路根据所述M个信号其中的一个,对所述(N‑M)条数据通道中的数据通道上的信号进行采样。所述集成电路能够支持传输侧的不同通道配置。
- 接收器物理层中的集成电路
- [发明专利]用于多线接口的实体层电路-CN201810799479.8有效
-
章晋祥;张原熏;吕岳全;王怀德
-
円星科技股份有限公司
-
2018-07-19
-
2022-04-08
-
H03K19/0185
- 一种包含四信号或六信号的实体媒介附加子层的用于多线接口的实体层电路,具体包含:一四信号实体媒介附加子层耦接于该四个信号接垫,包含:一四信号终端电路耦接于该四个信号接垫;一第一差动放大器耦接于一第一信号接垫与一第二信号接垫;一第二差动放大器,耦接于该第一信号接垫与一第三信号接垫;一第三差动放大器耦接于两个开关,选择性地耦接于该第二信号接垫与该第三信号接垫或该第三信号接垫与一第四信号接垫;一第一信号处理区块,耦接于该第一差动放大器;一第二信号处理区块耦接于该第一、第二与第三差动放大器;以及一第三信号处理区块耦接于该第三差动放大器;以此,提供接垫布置方式、终端电路、解序列架构以及时脉与数据恢复电路。
- 用于接口实体电路
- [发明专利]双模锁相环电路、振荡电路及振荡电路的控制方法-CN202110695613.1在审
-
章晋祥;简佑勋
-
円星科技股份有限公司
-
2021-06-23
-
2021-12-24
-
H03L7/087
- 本申请公开了一种锁相环电路、振荡电路和振荡电路的控制方法。所述锁相环电路包括鉴频鉴相电路、数字代码产生电路、分频器及振荡电路。所述鉴频鉴相电路用以检测参考时钟与反馈时钟之间的相位及频率差,以产生第一控制信号与第二控制信号。所述数字代码产生电路用以处理所述第二控制信号以产生数字代码。所述分频器用以接收输出时钟以产生所述反馈时钟。所述振荡电路用以根据所述第一控制信号与所述数字代码产生所述输出时钟。所述输出时钟的频率是根据不同类型的第一控制参数与第二控制参数决定。所述第一控制参数与所述第二控制参数分别响应所述第一控制信号与所述数字代码来调整。所述锁相环电路能夠实现双模锁相环电路、节省面积及降低成本。
- 双模锁相环电路振荡控制方法
- [发明专利]时钟数据恢复电路和多路复用器电路-CN202110368825.9在审
-
洪政亮;章晋祥
-
円星科技股份有限公司
-
2021-04-06
-
2021-10-12
-
H03L7/08
- 本申请公开了一种时钟数据恢复电路和多路复用器电路。所述时钟数据恢复电路包括鉴相器、鉴频鉴相器、多路复用器电路、转换级及振荡器。所述鉴相器用以检测数据信号与振荡信号之间的相位差,以产生第一组误差信号。所述鉴频鉴相器用以检测参考时钟信号与所述振荡信号之间的相位及频率差,以产生第二组误差信号。所述多路复用器电路根据选择信号选择性地输出所述第一组误差信号或所述第二组误差信号,作为第三组误差信号。所述转换级根据所述选择信号决定一组增益,并使用所述一组增益转换所述第三组误差信号,以产生一组输入信号。所述振荡器根据所述一组输入信号产生所述振荡信号。所述时钟数据恢复电路能够简化设计,缩小电路面积及降低成本。
- 时钟数据恢复电路多路复用
|