“北京天下行知科技有限公司”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果2个，建议您升级VIP下载更多相关专利

[发明专利]对集成电路设计进行分析的方法、装置、终端及存储介质-CN201911324052.3有效
发明人：胡伟;朱岩 -专利权人： 北京天下行知科技有限公司
申请日： 2019-12-20 - 公布日： 2023-09-22 - 主分类号： G06F30/33 文献下载
摘要：本申请实施例提供了一种对集成电路设计进行分析的方法、装置、终端及存储介质。其中方法：确定与待测试的集成电路设计对应的时间信息流模型；基于多个测试条件，确定时间信息流模型输出的与多个测试条件分别对应的输出时间属性标签，任一测试条件包括多个测试输入信号各自的值，以及相应的输入时间属性标签；依据时间信息流模型输出的与多个测试条件分别对应的输出时间属性标签，对集成电路设计的时间信息流进行分析。本申请实施例将时间属性标签的唯一性作为判断集成电路设计时间信息流安全性的标准，解决了现有技术中因无法对时间信息流进行精确建模与分析，导致的攻击者利用信息流的时间信道流向来窃取用户信息的问题，提高了硬件设备的安全性。
集成电路设计进行分析方法装置终端存储介质

[发明专利]针对集成电路设计的模型确定方法、装置及终端-CN201911324062.7有效
发明人：胡伟;朱岩 -专利权人： 北京天下行知科技有限公司
申请日： 2019-12-20 - 公布日： 2023-09-22 - 主分类号： G06F11/22 文献下载
摘要：本申请实施例提供了一种针对集成电路设计的模型确定方法、装置、终端及存储介质。其中方法包括：确定待测试的集成电路设计对应的门级网表；将门级网表与预存储的模型库进行匹配，确定多个子时间信息流模型，模型库包括多个子时间信息流模型，以及相应的查询表，查询表包括多个子时间信息流模型与各自对应的基本逻辑单元间的对应关系；基于门级网表中多个基本逻辑单元相互间的连接关系，将多个子时间信息流模型进行连接处理，得到针对集成电路设计的时间信息流模型。本申请实施例简化了时间流输出模型的生成步骤，将对集成电路的测试步骤移植至研发阶段，解决了现有技术中因对成品进行测试导致的测试成本高、测试效率低的问题。
针对集成电路设计模型确定方法装置终端