专利名称
主分类
A 农业
B 作业;运输
C 化学;冶金
D 纺织;造纸
E 固定建筑物
F 机械工程、照明、加热
G 物理
H 电学
专利下载VIP
公布日期
2023-10-24 公布专利
2023-10-20 公布专利
2023-10-17 公布专利
2023-10-13 公布专利
2023-10-10 公布专利
2023-10-03 公布专利
2023-09-29 公布专利
2023-09-26 公布专利
2023-09-22 公布专利
2023-09-19 公布专利
更多 »
专利权人
国家电网公司
华为技术有限公司
浙江大学
中兴通讯股份有限公司
三星电子株式会社
中国石油化工股份有限公司
清华大学
鸿海精密工业股份有限公司
松下电器产业株式会社
上海交通大学
更多 »
钻瓜专利网为您找到相关结果551个,建议您升级VIP下载更多相关专利
  • [发明专利]电网系统的调度方法、装置、计算机设备-CN202310893533.6在审
  • 蔡莹;曾顺奇;马力;余志文;漆磊;艾芊;王帝 - 广东电网有限责任公司广州供电局
  • 2023-07-20 - 2023-10-24 - H02J3/46
  • 本申请涉及一种电网系统的调度方法、装置、计算机设备、计算机可读存储介质、计算机程序产品。该方法包括:构建用于预测电网系统的运行成本的成本预测模型。在第一约束条件下,确定成本预测模型中的配电网的第一调度参数和光伏发电机组的第二调度参数,以使电网系统的运行成本最低。在第二约束条件下,确定成本预测模型中光伏发电机组的第一输出电量,以使电网系统的运行成本最高。在第三约束条件下,确定成本预测模型中的电动汽车充电站的第三调度参数,以使电网系统的运行成本最低。根据第一调度参数、第二调度参数和第三调度参数对电网系统进行调度。从而确定了最优化的调度策略,具有较好的鲁棒性,能够使得电网系统的成本尽可能的降低。
  • 电网系统调度方法装置计算机设备
  • [发明专利]JFET器件的制备方法、JFET器件及其版图结构-CN202010146282.1有效
  • 蔡莹;金锋 - 上海华虹宏力半导体制造有限公司
  • 2020-03-05 - 2023-10-20 - H01L21/337
  • 本申请公开了一种JFET器件的制备方法、JFET器件及其版图结构,该方法包括:提供一衬底,衬底中形成有深N型阱,衬底上形成有场氧层;在衬底中形成P型阱,P型阱与场氧层的底部相交叠;在场氧层上形成第一栅场板、第二栅场板和第三栅场板;在衬底中形成第一P型重掺杂区和第二P型重掺杂区;在衬底中形成第一N型重掺杂区、第二N型重掺杂区和第三N型重掺杂区。本申请通过在制备JFET器件的过程中,使P型阱向漏极扩张,包覆场氧层底部的部分区域,从而降低了靠近第一栅极的场氧层的电场强度,在一定程度上降低了在对场氧层进行减薄后的击穿风险,提高了JFET器件的可靠性。
  • jfet器件制备方法及其版图结构
  • [发明专利]高压隔离环结构-CN202310679861.6在审
  • 潘山山;蔡莹;金锋 - 上海华虹宏力半导体制造有限公司
  • 2023-06-09 - 2023-10-10 - H01L29/06
  • 本发明公开了一种高压隔离环结构,所述高压隔离环将所述LDMOS器件与高压区之间进行隔离;所述的高压隔离环包含有P阱、P型注入层以及P型埋层;所述的P阱、P型注入层以及P型埋层是与LDMOS器件的P阱、P型注入层以及P型埋层同步形成。通过夹断所述的高压隔离环,切断或者降低LDMOS的P阱对高压隔离环的P阱的空穴补偿能力,使高压隔离环的P阱更容易耗尽,从而提高所述高压隔离环的击穿电压。
  • 高压隔离结构
  • [发明专利]基于SOI衬底的DTI隔离形成工艺-CN202310721133.7在审
  • 王俊杰;蔡莹;朱兆强;金锋 - 上海华虹宏力半导体制造有限公司
  • 2023-06-19 - 2023-10-10 - H01L21/762
  • 本发明公开了一种基于SOI衬底的DTI隔离形成工艺,在SOI衬底上进行刻蚀形成DTI沟槽;所述DTI沟槽的刻蚀,其底部仍保留一定厚度的外延硅层;进行热氧化工艺,充分氧化使所述DTI沟槽底部剩余的外延硅层全部转化为氧化层;对所述DTI沟槽进行多晶硅膜层淀积,将所述DTI沟槽的剩余空间填充满多晶硅。本发明工艺为了防止DTI沟槽底部产生空洞而降低隔离环耐压,采用在DTI沟槽刻蚀完成后,DTI沟槽底部保留一定厚度的外延硅层,然后通过热氧化工艺将DTI沟槽底部的残余外延硅层氧化成氧化膜,该氧化膜与SOI衬底自带的氧化层形成为一体完全包围隔离环,不会形成空洞或者空隙,从而形成良好的隔离介质。
  • 基于soi衬底dti隔离形成工艺
  • [发明专利]一种基于丝网印刷电极的NF-κB电化学检测方法-CN201910889868.4有效
  • 许媛媛;苗晋锋;蔡莹 - 南京农业大学
  • 2019-09-18 - 2023-10-03 - G01N27/327
  • 本发明属于分析化学技术领域,涉及一种基于丝网印刷电极的NF‑κB电化学检测方法。本发明主要是利用肽核酸(PNA)能够竞争性的结合含NF‑κB结合序列dsDNA中的互补ssDNA形成稳定的PNA‑DNA杂交链,NF‑κB的存在会抑制PNA‑DNA杂交链生成的原理。实验首先在激活的丝网印刷电极表面镀金并共价修饰PNA,PNA竞争性的结合含NF‑κB结合序列dsDNA中的互补ssDNA在电极表面形成稳定的PNA‑DNA杂交链,NF‑κB的存在会与dsDNA结合并抑制PNA‑DNA杂交链的形成且NF‑κB含量的差别会导致PNA‑DNA杂交链形成量不同,选取特异性嵌合于PNA‑DNA杂交链中MB作为电信号分子,利用差分脉冲伏安法测量NF‑κB不同浓度时MB的峰电流值,绘制NF‑κB浓度与峰电流值的关系曲线得出线性方程,通过检测电信号计算待测样品中NF‑κB含量。该方法灵敏度高,为NF‑κB的检测提供新思路。
  • 一种基于丝网印刷电极nf电化学检测方法
  • [发明专利]高压LDMOS-CN202310211077.2在审
  • 潘山山;蔡莹;金锋 - 上海华虹宏力半导体制造有限公司
  • 2023-03-07 - 2023-09-22 - H01L29/06
  • 本发明公开了一种高压LDMOS,包括:在俯视面上,高压LDMOS的部分区域中具有一个以上的U型结构,在U型结构的U型端头处,漂移区呈U型,漂移区内侧位于靠近源区一侧,外侧为靠近漏区的一侧,漏极的高压在所述U型端头处向内包覆所述源极。在U型端头处设置有电场分散结构,包括一根以上的形成于漂移区底部的第二导电类型的掺杂条,掺杂条接地,掺杂条从源极向漏极一侧延伸,漏极高压产生电场会分散到掺杂条中,使电场线从二维集中转变为三维分散,从而避免使漏极的高压产生的电场集中到源极并从而实现电场分散。本发明能具有U型结构的俯视面结构以增加器件的电流,同时能避免U型结构所带来的电场集中的缺陷,提高器件的击穿电压。
  • 高压ldmos
  • [发明专利]确保发电机组的发电容量充裕性的模型及方法-CN202310626030.2在审
  • 赵宏伟;蔡莹;蔡泓铭 - 广东电网有限责任公司广州供电局
  • 2023-05-30 - 2023-09-19 - G06Q10/0631
  • 本发明公开了确保发电机组的发电容量充裕性的模型及方法,搭建天然气网模型,输入天然气网元件故障概率的相关参数;设置总模拟次数,对气网运行/故障状态进行非序贯蒙特卡洛随机抽样,组合得到多种天然气网故障场景;计算各个故障场景下燃气机组所在天然气网节点的最大供气流量并确定燃气机组有功功率出力上限;统计燃气机组出力受限的状态概率,构建两阶段分布式鲁棒机组组合模型的概率分布模糊集;设置两阶段分布式鲁棒机组组合模型的初始参数及概率分布模糊集的置信区间;通过免对偶CCG算法求解两阶段分布式鲁棒机组组合模型,输出日前机组组合方案,本发明降低了燃气电厂出力受限不确定性导致的电力系统发电容量充裕性不足的风险。
  • 确保发电机组容量充裕模型方法
  • [发明专利]基于SOI衬底的DTI隔离形成工艺-CN202310721137.5在审
  • 蔡莹;王俊杰;朱兆强;金锋 - 上海华虹宏力半导体制造有限公司
  • 2023-06-19 - 2023-09-08 - H01L21/762
  • 本发明公开了一种基于SOI衬底的DTI隔离形成工艺,在SOI衬底上进行刻蚀形成DTI沟槽,DTI沟槽底部没有硅残留;在所述的DTI沟槽中进行一定厚度的第一次的多晶硅膜层的淀积,所述的多晶硅膜层覆盖DTI沟槽的侧壁及底部,以及所述SOI衬底的表面;所述的DIT沟槽底部淀积的多晶硅膜层与SOI衬底中的氧化层接触;对所述的第一次淀积的多晶硅膜层进行氧化工艺,使所述多晶硅膜层全部转化为氧化膜层;对所述DTI沟槽进行第二次的多晶硅膜层淀积,将所述DTI沟槽的剩余空间填充满多晶硅。通过该工艺方法氧化膜与SOI衬底的氧化层完全包围隔离环,不会形成空洞,从而形成良好的隔离介质。
  • 基于soi衬底dti隔离形成工艺

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

400-8765-105周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top