“蒋松鹰”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果31个，建议您升级VIP下载更多相关专利

[发明专利]双AGC系统-CN201810812700.9有效
发明人： 蒋松鹰;姚炜 -专利权人：上海艾为电子技术股份有限公司
申请日： 2018-07-23 - 公布日： 2023-10-13 - 主分类号： H03G3/30 文献下载
摘要：本发明公开了一种双AGC系统，包括：过零检测单元；增益线性化单元，用于在数字输入信号过零时，根据自动增益步进信号在线性查找表中找到线性化的第一增益调节值及第二增益调节值；输出增益调整单元，用于根据数字输入信号及第一增益调节值，经过乘法运算和饱和运算处理之后，得到数字输出信号；输入增益调整单元，用于根据数字输入信号及第二增益调节值，经过乘法运算和饱和运算处理之后，得到输入增益调整信号；选择单元，用于根据模式信号输入端接收的模式信号，选择性输出数字输出信号或输入增益调整信号；自动增益控制单元，用于根据选择信号输出端的输出信号，生成自动增益步进信号。实施本发明能避免数字输入信号截顶和信号过压缩的风险。
agc 系统

[发明专利]Efuse控制器、Efuse系统及Efuse烧写方法-CN201810814382.X有效
发明人： 蒋松鹰;姚炜 -专利权人：上海艾为电子技术股份有限公司
申请日： 2018-07-23 - 公布日： 2023-09-29 - 主分类号： G11C17/16 文献下载
摘要：本发明公开了一种Efuse控制器、Efuse系统及Efuse烧写方法，该Efuse控制器，包括：数据整形模块，第一输入端用于接收时钟输入信号，第二输入端用于接收数据输入信号，数据整形模块的输出端输出根据时钟输入信号对数据输入信号整形，生成整形输出信号；计数器，输入端用于接收时钟输入信号，输出端用于输出对时钟输入信号的计数结果；逻辑与门电路，两个输入端中的一个用于接收时钟输入信号，另一个输入端用于接收整形输出信号；逻辑与门电路的输出端用于连接Efuse模块的STROBE信号输入端；译码电路，两个输入端中的一个用于接收计数结果，另一个输入端用于接收整形输出信号；译码电路的输出端用于连接Efuse模块的数据信号输入端。实施本发明能实现简单有效地进行Efuse烧录。
efuse 控制器系统方法

[发明专利]通用型滤波器-CN201810814383.4有效
发明人： 蒋松鹰;姚炜 -专利权人：上海艾为电子技术股份有限公司
申请日： 2018-07-23 - 公布日： 2023-09-22 - 主分类号： H03H11/38 文献下载
摘要：本发明公开了一种通用型滤波器，包括：数据延迟寄存单元，包括：两个输入端；四个输出端；时分复用逻辑运算累积单元，包括：五个数据输入端、五个滤波参数输入端；时分复用逻辑运算累积单元用于在时钟信号的预定节拍的后四个节拍输出的第二差值，第二差值通过第一、第二及第三乘积的和值减去第四及第五乘积得到，其中，第一乘积为数字输入信号与第一滤波参数的乘积；第二/三乘积为第一/二延迟数字输入信号与第二/三滤波参数的乘积；第四/五乘积为第一/二延迟数字输出信号与第四/五滤波参数的乘积；饱和运算单元，用于根据第二差值得到数字输出信号。实施本发明能实现有效节约芯片资源，有效处理数据输入信号。
通用型滤波器

[发明专利]I2C从地址生成装置及芯片-CN201810796957.X有效
发明人： 蒋松鹰;姚炜 -专利权人：上海艾为电子技术股份有限公司
申请日： 2018-07-19 - 公布日： 2023-09-19 - 主分类号： G06F13/38 文献下载
摘要：本发明实施例提供一种I2C从地址生成装置及芯片。该I2C从地址生成装置包括输入端、时钟端、数据端、上升沿移位寄存器、下降沿移位寄存器和动态地址生成单元，输入端选择性地与时钟端、数据端、接地端或电源端连接；上升沿移位寄存器根据时钟端输入的时钟信号对输入端输入的数据进行移位寄存处理并输出至第一寄存数据；下降沿移位寄存器根据时钟端输入的时钟信号对输入端输入的数据进行移位寄存处理并输出至第二寄存数据；动态地址生成单元根据第一寄存数据和第二寄存数据确定输入端的连接对象，并根据连接对象对应的模式译码生成从地址。该I2C从地址生成装置可以解决输入引脚不足的问题。
i2c 地址生成装置芯片

[发明专利]一种温度检测装置及温度检测方法-CN201910057047.4有效
发明人： 蒋松鹰;姚炜;周佳宁;杜黎明;孙洪军 -专利权人：上海艾为电子技术股份有限公司
申请日： 2019-01-22 - 公布日： 2023-08-01 - 主分类号： G06F7/509 文献下载
摘要：本申请公开了一种温度检测装置及温度检测方法，其中，所述温度检测装置将获取的表示温度信息的待转换无符号数，通过第一偏置移除模块、第二偏置移除模块、偏差计算模块和补码转换模块的处理，实现了将待转换无符号数转换为表示真实温度的信息的二进制补码形式表示的温度信息的目的，并且考虑到SAR‑DAC的转换具有线性误差，通过第一偏置移除模块、第二偏置移除模块对待转换无符号数进行了两次的偏置移除，而且通过偏差计算模块确定了两次偏置移除后的待转换无符号数偏差修正值，使得补码转换模块可以在补码转换过程中消除该线性误差，精确的进行待转换无符号数到二进制补码形式表示的温度信息的精确转换。
一种温度检测装置方法

[发明专利]数字音频功放同步电路及方法、电子设备-CN201911174138.2有效
发明人：刘东;姚炜;蒋松鹰;程剑涛;杜黎明;孙洪军 -专利权人：上海艾为电子技术股份有限公司
申请日： 2019-11-26 - 公布日： 2023-06-09 - 主分类号： G06F3/16 文献下载
摘要：本发明提供一种数字音频功放同步电路及方法、电子设备，所述电路包括：控制模块、总线接口模块、锁相环模块、指示信号同步模块和主时钟分频器；所述总线接口模块分别向所述锁相环模块和所述指示信号同步模块发送第一时钟信号；所述锁相环模块完成相位锁定之后，向所述指示信号同步模块发送指示信号；所述指示信号同步模块将所述指示信号同步至所述第一时钟信号之后，得到异步复位信号，并将所述异步复位信号发送至控制模块、总线接口模块以及主时钟分频器，以使各个模块在接收到异步复位信号时进行工作，减小了对音频数据处理的时延，提高输出的音频数据的立体音效的质量。
数字音频功放同步电路方法电子设备

[发明专利]数据处理方法、存储装置及数字功放芯片-CN202211378380.3在审
发明人： 蒋松鹰;姚炜;娄声波 -专利权人：上海艾为电子技术股份有限公司
申请日： 2022-11-04 - 公布日： 2023-02-28 - 主分类号： H04R3/00 文献下载
摘要：本申请公开一种数据处理方法、存储装置及数字功放芯片。存储装置的存储空间划分为M个存储块，存储控制器能够并行响应源端发送的第一写请求、微处理器发送的第一读请求/第二写请求、以及目标端发送的第二读请求，实现在响应源端发送的第一写请求对第一存储块进行写操作期间，响应微处理器发送的第一读请求和第二写请求对第二存储块进行读操作和写操作，响应目标端发送的第二读请求对第三存储块进行读操作，极大地提高了数据的处理效率。
数据处理方法存储装置数字功放芯片

[发明专利]通用滤波器、协处理器及滤波方法-CN202211384206.X在审
发明人： 蒋松鹰;姚炜;娄声波 -专利权人：上海艾为电子技术股份有限公司
申请日： 2022-11-07 - 公布日： 2023-01-13 - 主分类号： H03H17/02 文献下载
摘要：本申请公开一种通用滤波器、协处理器及滤波方法。通用滤波器包括运算单元，该运算单元包括乘法器和累加减单元，通过分时复用乘法器和累加减单元，基于输入的待滤波的数字输入信号、数字输入信号的一拍延迟信号、数字输入信号的二拍延迟信号、反馈信号的一拍延迟信号、反馈信号的二拍延迟信号、第一量化系数、第二量化系数、第三量化系数、第四量化系数和第五量化系数，计算出数字输入信号对应的数字输出信号，实现对数字输入信号的滤波。本申请公开的通用滤波器具有占用芯片面积较小的优势。
通用滤波器处理器滤波方法

[发明专利]一种低延时降噪电路、方法及主动降噪耳机-CN202211170647.X在审
发明人：黄奔;熊柳康;韩臣;姚炜;蒋松鹰 -专利权人：上海艾为电子技术股份有限公司
申请日： 2022-09-23 - 公布日： 2022-11-22 - 主分类号： H04R3/04 文献下载
摘要：本发明提供一种低延时降噪电路、方法及主动降噪耳机，该电路包括：与收音设备相连的MCU，对接收到的环境噪声进行反相处理，将得到的反相噪声传送至PDM接口模块进行处理，将得到的PDM码流数据信号传送至CIC滤波器还原成第一PCM数据，由噪声整形模块对第一PCM数据进行噪声整形及量化处理，将得到的第二PCM数据在PWM模块进行脉宽调制，将得到的脉冲数据传送至功放设备播放。在本方案中，利用外部MCU中对环境噪声进行音效处理，并由PDM通路再次进行处理后快速播放，完成与环境噪声抵消，从而实现低延时降噪的目的。
一种延时电路方法主动耳机

[发明专利]相位锁定检测方法及其电路、锁相环-CN201810043045.5有效
发明人：张启帆;张海军;蒋松鹰;姚炜 -专利权人：上海艾为电子技术股份有限公司
申请日： 2018-01-17 - 公布日： 2022-04-15 - 主分类号： H03L7/095 文献下载
摘要：本申请实施例提供了一种相位锁定检测方法及其电路、锁相环，方法包括：根据超前相位差信号和滞后相位差信号，生成第一时钟信号以及第二时钟信号；根据所述第一时钟信号以及控制信号，生成第三时钟信号；根据所述第二时钟信号以及第三时钟信号，生成相位比较输出信号，以进行相位锁定的检测，从而有效地实现了锁相环是否提供了稳定的时钟信号的检测。
相位锁定检测方法及其电路锁相环

[发明专利]一种音频功率放大器及其增益控制电路和控制方法-CN201910506445.X有效
发明人： 蒋松鹰;姚炜;周佳宁;程剑涛;杜黎明;孙洪军;乔永庆 -专利权人：上海艾为电子技术股份有限公司
申请日： 2019-06-12 - 公布日： 2022-03-22 - 主分类号： H03F1/26 文献下载
摘要：本发明提供了一种音频功率放大器及其增益控制电路和控制方法，包括信号阈值检测单元、增益补偿单元和延迟控制单元；阈值检测单元用于对数模转换器输入端的数字音频信号进行阈值检测，获得数字音频信号的阈值级别；增益补偿单元用于根据数字音频信号的阈值级别确定数字音频信号的增益调整倍数N，并在数字音频信号过零时，将数字音频信号的增益调整为原来的N倍，将调整后的数字音频信号传输至数模转换器；延迟控制单元用于在信号传输至模拟放大器时，将模拟放大器的增益调整为原来的1/N，N为大于1的自然数。由于N*(1/N)＝1，因此，可以在保证放大总增益不变的情况下，通过调整模拟放大器的增益，减小音频功率放大器的底噪。
一种音频功率放大器及其增益控制电路控制方法

[发明专利]一种数字音频功放电路及其电流采样控制电路-CN201911258632.7有效
发明人： 蒋松鹰;姚炜;周佳宁;杜黎明;程剑涛;孙洪军 -专利权人：上海艾为电子技术股份有限公司
申请日： 2019-12-10 - 公布日： 2021-12-10 - 主分类号： G01R19/25 文献下载
摘要：本申请公开了一种数字音频功放电路及其电流采样控制电路，该电流采样控制电路具体包括输入信号选择电路、同步和滤波电路、边沿检测电路、计数器步进控制电路、脉冲计数器、延迟电路和采样控制单元。该电流采样控制电路根据输入的边沿检测使能信号、反馈选择信号、来自数字音频功放电路的两个模拟放大器的输出级的第一反馈信号和第二反馈信号最终输出采样控制信号，以便控制相应采样电路对喇叭的反馈电流实现精确采样，从而实现数字音频功放芯片根据反馈电流对喇叭进行过温保护。
一种数字音频功放电路及其电流采样控制电路

[发明专利]一种数字音频接口的数据环回检测电路和数字音频设备-CN201911380500.1有效
发明人： 蒋松鹰;姚炜;周佳宁;杜黎明;程剑涛;孙洪军 -专利权人：上海艾为电子技术股份有限公司
申请日： 2019-12-27 - 公布日： 2021-08-27 - 主分类号： H04B1/40 文献下载
摘要：本申请公开了一种数字音频接口的数据环回检测电路和数字音频设备，该电路包括数据输入端、数据输出端、接收通道电路、发送通道电路、内部接收端、内部输出端、第一通道选择电路和控制信号输入端。数据输入端通过接收通道电路与内部接收端信号连接；内部输出端通过发送通道电路与通道选择电路的第一输入端信号连接；第一通道选择电路的第二输入端与数据输入端信号连接、输出端与数据输出端信号连接；控制信号输入端与第一通道选择电路的控制端信号连接，用于接收对通道选择电路进行选择导通的通道选择信号。通过将该第二输入端与输出端之间的导通，即可完成对数据输入端和数据输出端之间的传输性能进行检测。
一种数字音频接口数据检测电路音频设备

[发明专利]一种音频信号处理系统、音频信号处理方法及电子设备-CN202010289196.6在审
发明人： 蒋松鹰;姚炜;周佳宁 -专利权人：上海艾为电子技术股份有限公司
申请日： 2020-04-14 - 公布日： 2020-07-31 - 主分类号： H03G3/20 文献下载
摘要：本申请实施例提供一种音频信号处理系统、音频信号处理方法及电子设备。对数字输入信号进行均方根值检测，得到数字输入信号的均方根值，根据数字输入信号的均方根值和预设的阈值生成增益量，在数字输入信号过零时输出该增益量，根据增益量对数字输入信号进行增益调整，得到数字输出信号。基于本申请实施例公开的技术方案，能够避免出现声音放不开、声音沉闷的问题，改善声音处理效果。
一种音频信号处理系统方法电子设备

[实用新型]数字量产测试机-CN201920101806.8有效
发明人： 蒋松鹰;姚炜;周佳宁;杜黎明;孙洪军 -专利权人：上海艾为电子技术股份有限公司
申请日： 2019-01-22 - 公布日： 2020-04-07 - 主分类号： G01R31/28 文献下载
摘要：本申请公开了一种数字量产测试机，其中，所述数字量产测试机通过向量读取模块读取存储于外部设备中的数字测试向量，使得所述数字测试向量的规模不再受限于FPGA内置的RAM的存储能力的限制，只需设置能够满足存储要求的外部设备即可，并且由于所述时钟模块提供了不同的第一时钟信号和第二时钟信号，使得所述数据缓存模块可以根据所述第一时钟信号和第二时钟信号，以乒乓缓存的方式缓存所述向量读取模块读取的数字测试向量，从而实现存储于外部设备中的数字测试向量的读取和缓存，解决了在量产测试的过程中，由于测试向量的规模较大，而导致的FPGA内置的RAM无法满足存储要求的问题。
数字量产测试

1
2
3
下一页»
尾页
共 31 条