“纳宇半导体材料（宁波）有限责任公司”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果9个，建议您升级VIP下载更多相关专利

[发明专利]一种新型嵌入式封装结构及其制备方法-CN202310180725.2有效
发明人：刘旭;叶怀宇 -专利权人： 纳宇半导体材料（宁波）有限责任公司
申请日： 2023-02-20 - 公布日： 2023-09-29 - 主分类号： H01L21/60 文献下载
摘要：本发明涉及一种新型嵌入式封装结构及其制备方法；包括在封装互连第一基板设置第一微纳米材质导电层，第一微纳米材质导电层上制备第一微纳米材质贴片层，第一微纳米材质贴片层上设置芯片，第一微纳米材质导电层上还制备第一绝缘层，在第一绝缘层上制备第二微纳米材质导电层，第二微纳米材质导电层上制备第二微纳米材质贴片层，第二微纳米材质贴片层上制备第二互连基板，第二微纳米材质导电层上还制备第二绝缘层，获得嵌入式封装器件；上述方法可以有效解决嵌入式封装结构采用镀铜材料，与陶瓷的结合能力差，高低温循环工作时易出现分层失效，同时，不只嵌设芯片，其他电容电阻和控制单元也可嵌入，这可以解决元件之间的线路太长，导致寄生电感过大的技术问题。
一种新型嵌入式封装结构及其制备方法

[发明专利]一种用于晶圆封装的植柱方法及金属纳米烧结体-CN202310783169.8在审
发明人：刘旭;叶怀宇 -专利权人： 纳宇半导体材料（宁波）有限责任公司
申请日： 2023-06-28 - 公布日： 2023-09-22 - 主分类号： H01L21/48 文献下载
摘要：本发明涉及一种用于晶圆封装的植柱方法及金属纳米烧结体；具体为在硅板上端面和下端面分别制备第一绝缘层；采用刻蚀工艺，对第一绝缘层进行刻蚀，使得绝缘层上形成多个间隔布设的刻蚀孔，向刻蚀孔内注入刻蚀液，使硅板上形成刻蚀槽；通过热氧化工艺在刻蚀孔内壁、刻蚀槽底部和侧壁上形成第二绝缘层；在第一绝缘层和第二绝缘层上制备牺牲层；在牺牲层上旋涂纳米金属浆料，并使得纳米金属浆料填充刻蚀槽和刻蚀孔，采用烧结工艺进行烧结，刻蚀槽和刻蚀孔形成金属探柱，牺牲层上形成导电层；清理牺牲层，分离出金属探柱和导电层，获得具有金属探柱的金属纳米烧结体；上述方法可以解决现有的方法获得金属柱体可靠性差、成本高，精确度低等的技术问题。
一种用于封装方法金属纳米烧结

[发明专利]一种晶圆与基板间的互连结构及互连方法-CN202310780547.7在审
发明人：刘旭;叶怀宇 -专利权人： 纳宇半导体材料（宁波）有限责任公司
申请日： 2023-06-28 - 公布日： 2023-09-19 - 主分类号： H01L21/768 文献下载
摘要：本发明涉及一种晶圆与基板间的互连结构及互连方法；包括如下步骤：制备具有金属探柱的金属纳米烧结体；在第二硅板上端面开设与各金属探柱一一对应的蘸取凹槽；在各蘸取凹槽中灌入纳米金属浆料，将金属纳米烧结体移动到第二硅板上方，并使得各金属探柱底部伸入至对应的蘸取凹槽内；在基板上布设与各金属探柱一一对应的焊片，将蘸取有纳米金属浆料的金属纳米烧结体移动至基板的上方，使得各金属探柱与对应的焊片接触，通过烧结工艺，获得晶圆与基板互连结构；互连方法的提出可以解决现有的芯片与晶圆互连方法没有散热通道，无法满足大功率器件在高温和大的电流密度的场景下的使用的技术问题。
一种基板间互连结构方法

[发明专利]一种无引线的全铜互连封装结构及其制备方法-CN202310184030.1有效
发明人：刘旭;叶怀宇 -专利权人： 纳宇半导体材料（宁波）有限责任公司
申请日： 2023-02-20 - 公布日： 2023-08-18 - 主分类号： H01L21/60 文献下载
摘要：本发明涉及一种无引线的全铜互连封装结构及其制备方法；制备步骤为：在基板的特定位置上覆设含微纳米金属颗粒的膏体，形成贴片层；在贴片层上贴装芯片，采用烧结工艺，实现芯片与基板互连；在基板上制备围设芯片和贴片层外围的绝缘层；在芯片和绝缘层上端面、绝缘层的外围以及与绝缘层相邻的基板特定区域连续覆设含微纳米金属颗粒的膏体，采用烧结工艺对覆设的含微纳米金属颗粒的膏体进行烧结，形成与芯片和基板互连的互连层；通过无引线的全铜互连封装结构制备方法的提出以解决现有采用引线为铜线，铜线的线材硬度较大，键合时所需的键合压力较大导致芯片报废以及引线的安装弧度高，制备的器件的体积较大的技术问题。
一种引线互连封装结构及其制备方法

[发明专利]用于半导体器件之间烧结互连和贴片的治具及互连和贴片的方法-CN202310504349.8在审
发明人：刘旭;叶怀宇 -专利权人： 纳宇半导体材料（宁波）有限责任公司
申请日： 2023-05-05 - 公布日： 2023-08-08 - 主分类号： H01L21/67 文献下载
摘要：本发明提供用于半导体器件之间烧结互连和贴片的治具及互连和贴片的方法，治具包括：第一治具，设有至少一个容纳第一半导体器件的第一器件限位槽；第二治具，设有至少一个适于容纳第二半导体器件的第二器件限位槽；对位部件，可固定第一治具与第二治具在水平方向上的相对位置；第一治具、第二治具上设有用于将半导体器件固定于第一器件限位槽或第二器件限位槽中的固定部件。该治具可将芯片在基板上烧结层上方的位置固定，之后将治具带样品整体转移至其他工序，转移过程中由于治具的固定作用，芯片不会在基板上发生移位，不会产生芯片连接错位的情况。
用于半导体器件之间烧结互连方法

[发明专利]用于芯片粘结和封装互连的防氧化治具及封装互连的方法-CN202310112600.6在审
发明人：刘旭;叶怀宇 -专利权人： 纳宇半导体材料（宁波）有限责任公司
申请日： 2023-02-14 - 公布日： 2023-06-23 - 主分类号： H01L21/60 文献下载
摘要：本发明提供一种用于芯片粘结和封装互连的防氧化治具及封装互连的方法，防氧化治具包括：下治具，设有下凹的样品放置槽，适于放置待互连的样品；密封薄膜，适于覆盖于下治具上，并可将样品放置槽密封，密封薄膜可承受0～50MPa的压力和室温～300℃的温度；上治具，设于下治具上；第一磁力吸附件，设于下治具上；第二磁力吸附件，设于上治具上，位置与第一磁力吸附件对应；真空阀，设于下治具上。该防氧化治具及互连方法，可保护待互连样品在烧结过程中不被氧化。并且，该防氧化治具可将样品封闭，对样品放置槽抽真空后，可进行烧结工艺，可避免互连设备持续大量通气、产生大量尾气等问题，提高生产效率，降低生产成本。
用于芯片粘结封装互连氧化方法

[发明专利]一种芯片粘结和封装互连工艺用防氧化装置及互连方法-CN202310112603.X在审
发明人：刘旭;叶怀宇 -专利权人： 纳宇半导体材料（宁波）有限责任公司
申请日： 2023-02-14 - 公布日： 2023-06-23 - 主分类号： H01L21/67 文献下载
摘要：本发明提供一种芯片粘结和封装互连工艺用防氧化装置及互连方法，防氧化装置包括：容器主体，容器主体采用不透气且可承受0‑50MPa的压力和20℃‑300℃的温度的材料制成，容器主体至少有一个面为柔性材料，且容器主体设有至少一个开口，开口用于放入待互连样品，且开口可被密封。该防氧化装置及互连方法，可以保护待互连的样品在烧结过程中不被氧化，并且不需要在互连工艺中持续通气、抽气，降低工艺成本，还可避免互连工艺产生的尾气污染环境。
一种芯片粘结封装互连工艺氧化装置方法

[发明专利]一种芯片封装结构及其制备方法-CN202310179258.1在审
发明人：刘旭;叶怀宇 -专利权人： 纳宇半导体材料（宁波）有限责任公司
申请日： 2023-02-20 - 公布日： 2023-06-23 - 主分类号： H01L21/60 文献下载
摘要：本发明涉及一种芯片封装结构及其制备方法；制作步骤为在基板的特定位置上铺设含有微纳米金属颗粒的膏体，形成贴片层；在贴片层上贴装芯片，采用烧结工艺，将芯片与基板互连；在远离基板的芯片一面铺设含有金属微纳米颗粒的膏体，形成预互连预互连层，采用烧结工艺对预互连预互连层进行烧结使得该层与芯片互连；在预互连层上制备引线，获得芯片封装结构；通过封装结构的提出以解决现有铝线导热性能、可靠性较差，以及现有铜线线材硬度较大，键合时所需的键合压力更大，在芯片表面直接进行铜线键合时极易造成芯片的损坏而导致芯片报废的技术问题。
一种芯片封装结构及其制备方法

[发明专利]一种芯片粘结和封装互连工艺用保护装置及互连方法-CN202310112601.0在审
发明人：刘旭;叶怀宇 -专利权人： 纳宇半导体材料（宁波）有限责任公司
申请日： 2023-02-14 - 公布日： 2023-05-30 - 主分类号： H01L21/67 文献下载
摘要：本发明提供一种芯片粘结和封装互连工艺用保护装置及互连方法，保护装置，包括：容器主体，容器主体采用不透气且可承受0‑50MPa的压力和20℃‑300℃的温度的材料制成，容器主体至少有一个面为柔性材料，且容器主体设有至少一个开口，开口用于放入待互连样品，且开口可被密封；排气孔，设于容器主体上，且与容器主体的内部连通；排气孔用于对容器主体的内部进行抽真空。该保护装置及互连方法，可以保护待互连的基板、微纳米互连材料、芯片等，在烧结过程中不被氧化，且可有效的减小传统生产过程中，互连设备需持续通气、依赖烧结夹具、产生大量尾气等问题，极大提高了生产效率，降低生产成本。
一种芯片粘结封装互连工艺保护装置方法

1
共 9 条