“滨田公守”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果5个，建议您升级VIP下载更多相关专利

[发明专利]半导体器件、制备方法、功率转换电路及车辆-CN202211168326.6在审
发明人：焦春坤;滨田公守 -专利权人：华为数字能源技术有限公司
申请日： 2022-09-23 - 公布日： 2023-04-04 - 主分类号： H01L29/06 文献下载
摘要：本申请提供一种半导体器件、制备方法、功率转换电路及车辆，包括：N型的半导体衬底、设置于所述半导体衬底上的漂移层、设置于所述漂移层内的沟槽结构、栅极、层间介质层、源极以及漏极。漂移层包括依次在半导体衬底上叠层设置的第一N型半导体区、第二P型半导体区以及源区，以及设置在漂移层两侧的第一P型半导体区，沟槽结构具有多个第一沟槽和第二沟槽，并在第一沟槽和第二沟槽中设置栅极，在漂移层中制作紧密排列的沟槽阵列，有利于缩小第一沟槽间的沟槽间距，从而将元胞小型化，提升元胞密度和器件的通流能力。
半导体器件制备方法功率转换电路车辆

[发明专利]半导体器件、制备方法、功率转换电路及车辆-CN202211168251.1在审
发明人：焦春坤;滨田公守 -专利权人：华为数字能源技术有限公司
申请日： 2022-09-23 - 公布日： 2023-04-04 - 主分类号： H01L29/06 文献下载
摘要：本申请提供一种半导体器件、制备方法、功率转换电路及车辆，包括：N型的半导体衬底、漂移层、相互间隔设置的多个栅极沟槽、栅极、层间介质层、源极、漏极。漂移层设置于半导体衬底上，多个栅极沟槽沿平行于半导体衬底所在平面的第一方向延伸，且沿平行于半导体衬底所在平面的第二方向排列。栅极包括相互接触的第一栅极和第二栅极，第一栅极隔着栅介质层填充设置于栅极沟槽中，第二栅极隔着栅介质层设置于漂移层顶部。层间介质层覆盖于栅极远离半导体衬底一侧，源极设置于层间介质层远离半导体衬底一侧，漏极设置于半导体衬底远离漂移层的一侧，从而降低器件的导通总电阻，屏蔽栅极沟槽底部的栅极介质层电场，提升器件工作的鲁棒性。
半导体器件制备方法功率转换电路车辆

[发明专利]半导体装置以及半导体装置的制造方法-CN201480075197.3有效
发明人：高谷秀史;斋藤顺;添野明高;滨田公守;水野祥司;青井佐智子;渡辺行彦 -专利权人：丰田自动车株式会社
申请日： 2014-10-06 - 公布日： 2019-05-10 - 主分类号： H01L29/12 文献下载
摘要：一种半导体装置，具有：终端沟槽，其围绕形成有多个栅极沟槽的区域的周围一周；下端p型区，其为p型，并与终端沟槽的下端相接；外周p型区，其为p型，并从外周侧与终端沟槽相接，且露出于半导体基板的表面；多个保护环区，其为p型，并被形成在与外周p型区相比靠外周侧，且露出于半导体基板的表面；外周n型区，其为n型，并使外周p型区与多个保护环区分离，且使多个保护环区相互分离。
半导体装置以及制造方法

[发明专利]绝缘栅极半导体器件及其生产方法-CN200580036986.7有效
发明人：高谷秀史;滨田公守;宫城恭辅;大仓康嗣;黑柳晃;户仓规仁 -专利权人：丰田自动车株式会社
申请日： 2005-09-28 - 公布日： 2007-10-03 - 主分类号： H01L29/78 文献下载
摘要：本发明的目的在于提供一种获得高击穿电压和紧凑性的绝缘栅极型半导体器件及其生产方法。半导体器件(100)具有形成在单元区域中的多个栅极沟槽(21)和P浮置区域(51)，并且具有形成在接线区域中的多个接线沟槽(62)和P浮置沟槽(53)。另外，三个接线沟槽(62)(接线沟槽621、622、623)中的接线沟槽(62)具有类似于栅极沟槽(21)的结构，并且其它接线沟槽填充有诸如氧化硅的绝缘物质。另外，P浮置区域(51)是从栅极沟槽(21)的底表面注入杂质而形成的区域，并且P浮置区域(53)是从接线沟槽(62)的底表面注入杂质而形成的区域。
绝缘栅极半导体器件及其生产方法

[发明专利]绝缘栅型半导体器件及其制造方法-CN200480029528.6有效
发明人：高谷秀史;滨田公守;黑柳晃;大仓康嗣;户仓规仁 -专利权人：丰田自动车株式会社;株式会社电装
申请日： 2004-10-06 - 公布日： 2006-11-15 - 主分类号： H01L29/78 文献下载
摘要：本发明旨在提供一种可容易地制造的绝缘栅型半导体器件及其制造方法，同时实现较高的耐压设计和较低的接通电阻设计。所述半导体器件包括N⁺源极区31、N⁺漏极区11、P^－体区41以及N^－漂移区12。通过挖出所述半导体器件上部的部分区域，形成栅极沟槽21。所述栅极沟槽21包括栅电极22。P浮置区51设置在所述栅极沟槽21的下方。可形成与栅极沟槽21具有不同深度的另一沟槽25，P浮置区54设置在所述沟槽25的下方。
绝缘半导体器件及其制造方法