“波多俊幸”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果9个，建议您升级VIP下载更多相关专利

[发明专利]半导体器件和电路设备-CN202310024285.1在审
发明人：柳川洋;中柴康隆;波多俊幸 -专利权人：瑞萨电子株式会社
申请日： 2023-01-09 - 公布日： 2023-08-04 - 主分类号： H02M1/00 文献下载
摘要：一种半导体器件包括第一半导体芯片和第二半导体芯片，第一半导体芯片具有n型第一MOSFET和第一寄生二极管，第二半导体芯片具有n型第二MOSFET和第二寄生二极管。第一源极电极和第一栅极布线形成在第一半导体芯片的第一前表面上，并且第一漏极电极形成在第一半导体芯片的第一后表面上。第二源极电极和第二栅极布线形成在第二半导体芯片的第二前表面上，并且第二漏极电极形成在第二半导体芯片的第二后表面上。第一后表面和第二后表面彼此面对，使得第一漏极电极和第二漏极电极经由导电带彼此接触。
半导体器件电路设备

[发明专利]半导体装置和电路装置-CN202211677925.0在审
发明人：中柴康隆;柳川洋;森和久;波多俊幸 -专利权人：瑞萨电子株式会社
申请日： 2022-12-26 - 公布日： 2023-08-04 - 主分类号： H01L25/07 文献下载
摘要：一种半导体装置包括：第一半导体芯片，其包括n型的第一MOSFET和第一寄生二极管；以及第二半导体芯片，其包括n型的第二MOSFET和第二寄生二极管。第一源极电极和第一栅极布线形成在第一半导体芯片的第一正面中，第一漏极电极形成在第一半导体芯片的第一背面中。第二源极电极和第二栅极布线形成在第二半导体芯片的第二正面中，第二漏极电极形成在第二半导体芯片的第二背面中。第一正面和第二正面彼此面对，使得第一源极电极和第二源极电极经由导电膏彼此接触。
半导体装置电路

[发明专利]半导体器件和电路设备-CN202310017127.3在审
发明人：森和久;波多俊幸 -专利权人：瑞萨电子株式会社
申请日： 2023-01-06 - 公布日： 2023-08-04 - 主分类号： H01L25/18 文献下载
摘要：本公开涉及半导体器件和电路设备。提高了半导体器件的性能。减少了使用半导体器件作为开关的电路设备的损耗。一种半导体器件(100)包括：具有p型第一MOSFET(1Q)和第一寄生二极管(D1)的第一半导体芯片(CHP1)；以及具有n型第二MOSFET(2Q)和第二寄生二极管(D2)的第二半导体芯片(CHP2)。在第一半导体芯片(CHP1)和第二半导体芯片(CHP2)的前表面上，分别形成有第一源电极(SE1)和第一栅极布线(GW1)以及第二源电极和第二栅极布线。在第一半导体芯片和第二半导体芯片的后表面上，分别形成有第一漏电极(DE1)和第二漏电极(DE2)。第二后表面(BS2)和第一前表面(TS1)彼此面对，使得第二漏电极(DE2)和第一源电极(SE1)经由导电膏彼此接触。
半导体器件电路设备

[发明专利]半导体器件-CN202210552964.1在审
发明人：奥西勅子;波多俊幸 -专利权人：瑞萨电子株式会社
申请日： 2022-05-20 - 公布日： 2022-12-06 - 主分类号： H01L23/495 文献下载
摘要：本公开的实施例涉及半导体器件。为了减小用于大电流应用的半导体器件中的导通电阻，半导体器件包括源极端子引线，该源极端子引线在平面图中位于栅极端子引线与开尔文端子引线之间并且经由多个导线与源极端子电连接。
半导体器件

[发明专利]半导体器件的制造方法以及半导体器件-CN201280075599.4有效
发明人：高田圭太;团野忠敏;波多俊幸 -专利权人：瑞萨电子株式会社
申请日： 2012-09-24 - 公布日： 2017-07-04 - 主分类号： H01L25/07 文献下载
摘要：准备具有搭载有第1半导体芯片的第1芯片搭载部和搭载有第2半导体芯片的第2芯片搭载部的引线框架。另外，具有将第1金属条带的一端连接于在上述第1半导体芯片的表面上形成的第1电极焊盘，将上述第1金属条带的与上述一端相反侧的另一端连接于上述第2芯片搭载部上的条带连接面的工序。另外，在平面视图中，上述第2芯片搭载部的上述条带连接面位于上述第1半导体芯片与上述第2半导体芯片之间。另外，上述条带连接面配置于高度比上述第2芯片搭载部的上述第2半导体芯片的搭载面的高度高的位置。
半导体器件制造方法以及

[发明专利]半导体器件和制造半导体器件的方法-CN201310501563.4有效
发明人：団野忠敏;波多俊幸;町田勇一 -专利权人：瑞萨电子株式会社
申请日： 2013-10-23 - 公布日： 2014-05-07 - 主分类号： H01L25/07 文献下载
摘要：本公开涉及半导体器件和制造半导体器件的方法。改善了半导体器件的可靠性。半导体器件具有彼此电隔离的第一和第二金属板。在第一金属板上安装包括在其上形成的晶体管元件的第一半导体芯片。在第二金属板上安装包括在其上形成的二极管元件的第二半导体芯片。此外，半导体器件具有包括与第一或第二半导体芯片电耦合的多个引线的引线组。沿引线排列的X轴方向布置第一和第二金属板。此处，第一金属板中的第一半导体芯片的周围区域的面积设置得大于第二金属板中的第二半导体芯片的周围区域的面积。
半导体器件制造方法

[发明专利]半导体器件及其制造方法-CN201210019756.1有效
发明人： 波多俊幸 -专利权人：瑞萨电子株式会社
申请日： 2012-01-11 - 公布日： 2012-07-18 - 主分类号： H01L23/31 文献下载
摘要：本发明涉及半导体器件及其制造方法。提供了一种可以增强构成半导体器件的封装体的可靠性的技术。本发明的技术构思的特征在于：散热器单元与外部引线单元相互分离；并且外部引线单元具有芯片布置部分，并且每个芯片布置部分与每个散热器接合在一起。结果，当在树脂密封步骤处形成密封本体时，连接部分起到用于防止树脂泄漏的阻挡部的功能，并且因此可以防止在封装体产品中形成树脂毛刺。此外，在散热器单元中不发生弯曲并且可以抑制由弯曲(翘曲)引起的在密封本体中的断裂。
半导体器件及其制造方法

[发明专利]半导体器件-CN201210043162.4无效
发明人：武藤邦治;波多俊幸;佐藤仁久;冈浩伟;池田靖 -专利权人：瑞萨电子株式会社
申请日： 2008-04-25 - 公布日： 2012-07-04 - 主分类号： H01L21/50 文献下载
摘要：本发明公开了一种半导体器件。本发明的目的是实现其中密封功率MOSFET的小表面安装封装的导通电阻的减小。硅芯片安装在与构成漏极引线的引线集成的芯片焊盘部上。硅芯片的主表面上具有源极焊盘和栅极焊盘。硅芯片的背面构成功率MOSFET的漏极，并经由Ag浆料键合至芯片焊盘部的顶表面。构成源极引线的引线经由Al带电耦合至源极焊盘，而构成栅极引线的引线经由Au线电耦合至栅极焊盘。
半导体器件

[发明专利]半导体器件-CN200810093595.4有效
发明人：武藤邦治;波多俊幸;佐藤仁久;冈浩伟;池田靖 -专利权人：株式会社瑞萨科技
申请日： 2008-04-25 - 公布日： 2008-10-29 - 主分类号： H01L23/48 文献下载
摘要：本发明公开了一种半导体器件。本发明的目的是实现其中密封功率MOSFET的小表面安装封装的导通电阻的减小。硅芯片安装在与构成漏极引线的引线集成的芯片焊盘部上。硅芯片的主表面上具有源极焊盘和栅极焊盘。硅芯片的背面构成功率MOSFET的漏极，并经由Ag浆料键合至芯片焊盘部的顶表面。构成源极引线的引线经由Al带电耦合至源极焊盘，而构成栅极引线的引线经由Au线电耦合至栅极焊盘。
半导体器件

1
共 9 条