专利名称
主分类
A 农业
B 作业;运输
C 化学;冶金
D 纺织;造纸
E 固定建筑物
F 机械工程、照明、加热
G 物理
H 电学
专利下载VIP
公布日期
2023-10-24 公布专利
2023-10-20 公布专利
2023-10-17 公布专利
2023-10-13 公布专利
2023-10-10 公布专利
2023-10-03 公布专利
2023-09-29 公布专利
2023-09-26 公布专利
2023-09-22 公布专利
2023-09-19 公布专利
更多 »
专利权人
国家电网公司
华为技术有限公司
浙江大学
中兴通讯股份有限公司
三星电子株式会社
中国石油化工股份有限公司
清华大学
鸿海精密工业股份有限公司
松下电器产业株式会社
上海交通大学
更多 »
钻瓜专利网为您找到相关结果23个,建议您升级VIP下载更多相关专利
  • [发明专利]半导体结构及其制造方法-CN202310320519.7在审
  • 赵豹;王世军;殷登平;姚飞 - 南京矽力微电子技术有限公司
  • 2023-03-29 - 2023-07-21 - H01L27/07
  • 本发明公开了一种半导体结构及其制造方法,其中,所述半导体结构包括:第一掺杂类型的基底;位于所述基底中的至少两个相同的单元,每个所述单元中包括从所述基底的上表面延伸至其内部的第二掺杂类型的第一阱区,从所述第一阱区的上表面延伸至其内部的第二掺杂类型的第一掺杂区,以及至少部分位于所述第一掺杂区中的第一掺杂类型的第二掺杂区,其中,相邻的两个单元形成串联连接的寄生晶闸管和二极管。本发明的半导体结构减小了器件的面积,提高了器件的鲁棒性。
  • 半导体结构及其制造方法
  • [发明专利]对称的可控硅结构及其制造方法-CN202111170335.4在审
  • 姚飞;王世军;殷登平;赵豹;童亮 - 南京矽力微电子技术有限公司
  • 2021-10-08 - 2022-02-15 - H01L29/06
  • 本申请公开了一种对称的可控硅结构及其制造方法,所述可控硅结构包括第一掺杂类型的半导体基底;位于所述半导体基底第一区域中的具有与所述第一掺杂类型相反的第二掺杂类型的第一阱区;位于所述第一阱区中的具有第一掺杂类型的至少一个第一掺杂区;位于所述第一阱区中的具有第二掺杂类型的至少一个第二掺杂区;以及位于所述半导体基底第二区域中的具有第二掺杂类型的第二阱区;其中,所述第一掺杂区,所述第一阱区,所述半导体基底以及所述第二阱区形成第一可控硅器件。本申请公开的可控硅结构不仅减小了可控硅结构的电容,还降低了器件的箝位电压和漏电。
  • 对称可控硅结构及其制造方法
  • [发明专利]一种齐纳二极管及其制造方法-CN201711189305.1有效
  • 殷登平;赵豹;王世军;姚飞 - 南京矽力微电子技术有限公司
  • 2017-11-24 - 2021-07-13 - H01L29/06
  • 本申请公开了一种齐纳二极管及其制造方法,包括:半导体衬底;第一外延层,位于半导体衬底上;阱区,位于第一外延层中;第二外延层,位于阱区上;掺杂区,位于第二外延层中,其中,半导体衬底、第一外延层、阱区分别为第一掺杂类型,掺杂区为第二掺杂类型,第一掺杂类型与第二掺杂类型相反,第一外延层的掺杂浓度高于第二外延层的掺杂浓度。第一掺杂类型为N型和P型之一,第二掺杂类型为N型和P型中的另一个。该齐纳二极管通过增加第二层外延层以及在第一外延层中由高能量的离子注入形成阱区可以同时改善击穿电压的稳定性和减小动态电阻。
  • 一种齐纳二极管及其制造方法
  • [发明专利]静电保护器件及其制造方法-CN201810528392.7有效
  • 姚飞;王世军;殷登平;赵豹;童亮 - 南京矽力微电子技术有限公司
  • 2018-05-29 - 2021-02-02 - H01L27/02
  • 本申请公开了一种静电保护器件及其制造方法,该静电保护器件包括:第一掺杂类型的衬底;位于衬底上方的具有与第一掺杂类型相反的第二掺杂类型的外延层;位于衬底上的第一区域中的且具有第二掺杂类型的第一埋层;位于第一埋层上方的且具有第一掺杂类型的第一阱区;位于第一阱区中的且具有第二掺杂类型的第二阱区;以及位于衬底上的第三区域中的外延层中的且具有第二掺杂类型的第一掺杂区;其中,静电保护器件中的箝位器件包括由第一埋层、第一阱区以及第二阱区形成的第一晶体管,第三区域中的外延层与衬底形成第二二极管。
  • 静电保护器件及其制造方法
  • [发明专利]一种半导体器件-CN201810304979.X有效
  • 殷登平;王世军;姚飞;赵豹;童亮 - 南京矽力微电子技术有限公司
  • 2018-04-08 - 2020-10-27 - H01L27/02
  • 本发明提供了一种半导体器件,包括半导体衬底、位于所述半导体衬底上的至少一个第一二极管,所述第一二极管包括位于所述衬底第一区域上方的第一本征多晶半导体区、位于所述第一本征多晶半导体区中且具有第一掺杂类型的第一掺杂区、位于所述第一本征多晶半导体区中且具有第二掺杂类型的第二掺杂区。第一二极管由横向排布在本征多晶半导体区中的两个不同类型的掺杂区形成,具有超低的寄生电容,且第一二极管可以与箝位结构横向排布于半导体衬底上,从而使得第一埋层上方的第三掺杂区的横向尺寸可以与所述第一埋层相同,提高了半导体器件的鲁棒性。
  • 一种半导体器件
  • [发明专利]半导体器件及其制造方法-CN201710196406.5有效
  • 殷登平;王世军;姚飞 - 南京矽力微电子技术有限公司
  • 2017-03-29 - 2020-09-04 - H01L27/02
  • 本发明公开了一种半导体器件及其制造方法。所述半导体器件包括半导体衬底;位于所述半导体衬底中的埋层;位于所述半导体衬底第一表面的第一部分上的第一外延层;位于所述第一外延层第一部分中的阱区;位于所述第一外延层上的第二外延层,所述第二外延层包括与所述阱区接触的第一部分和与所述第一外延层接触的第二部分;以及分别位于所述第二外延层第一部分和第二部分中的第一掺杂区和第二掺杂区,所述第一掺杂区和所述第二掺杂区经由第一电极电性连接,所述半导体衬底和所述埋层经由第二电极电性连接。相对于现有技术而言,本发明提供的半导体器件及其制造方法在改善半导体器件抗静电性能的基础上简化了制造工艺。
  • 半导体器件及其制造方法
  • [发明专利]半导体器件的电极制作方法-CN201610885936.6有效
  • 殷登平;王世军;姚飞 - 南京矽力微电子技术有限公司
  • 2016-10-11 - 2020-07-31 - H01L21/28
  • 本发明公开了一种半导体器件的电极制作方法,包括:在半导体衬底的第一表面上形成具有第一开口的第一层间介质层;在所述第一介质层表面形成具有第二开口的第一抗蚀刻剂掩模,且所述第一开口和所述第二开口连通形成第一层叠开口;在第一抗蚀刻剂掩模上方形成第一导体层,所述第一导体层包括位于第一抗蚀刻剂掩模表面的第一部分,以及位于所述第一层叠开口中的第二部分;以及去除所述第一抗蚀刻剂掩模,所述第一导体层的第一部分与所述第一抗蚀刻剂掩模一同被除去,保留所述第一导体层的第二部分作为第一面电极。
  • 半导体器件电极制作方法
  • [发明专利]ESD保护器件及其制造方法-CN201610891006.1有效
  • 姚飞;王世军;殷登平 - 矽力杰半导体技术(杭州)有限公司
  • 2016-10-12 - 2019-12-10 - H01L27/02
  • 本发明公开了一种ESD保护器件,包括:半导体衬底;位于所述半导体衬底中的半导体埋层;位于所述半导体衬底上的外延半导体层,所述外延半导体层包括第一掺杂区和第二掺杂区,其中所述半导体衬底和所述第一掺杂区分别为第一掺杂类型,所述半导体埋层、所述外延半导体层和所述第二掺杂区分别为第二掺杂类型,所述第一掺杂类型与所述第二掺杂类型相反,所述第一掺杂区与所述外延半导体层之间形成多个界面。本发明可在不增大ESD保护器件寄生电容的情况下提高ESD保护性能和最大的电流承受能力。
  • esd保护器件及其制造方法
  • [发明专利]瞬态电压抑制器及其制造方法-CN201610844509.3有效
  • 姚飞;王世军;殷登平 - 矽力杰半导体技术(杭州)有限公司
  • 2016-09-23 - 2019-08-09 - H01L27/02
  • 本发明提供了一种瞬态电压抑制器及其制造方法,通过设置由埋层延伸至第一半导体层中的多个第一沟槽,且在所述第一沟槽中填充导电材料,使得所述埋层与第一沟槽构成的体区与所述第一半导体层之间的形成三维的PN结,以作为瞬态电压抑制的第一二极管的PN结,从而可有效的提高了瞬态电压抑制的瞬态电压抑制能力。此外,采用载流子浓度非常低的第二半导体层作为瞬态电压抑制器的各个整流二极管的一部分,有效的降低了瞬态电压抑制器的电容,提高了其响应速度,使得其更适合于高速率传输器件的应用。
  • 瞬态电压抑制器及其制造方法

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

400-8765-105周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top