“梅思涛”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果6个，建议您升级VIP下载更多相关专利

[发明专利]一种适用于示波器快速时基挡位的傅里叶插值方法-CN202310725703.X在审
发明人：赵贻玖;张春勋;王厚军;杨苏松;梅思涛;许慧雅 -专利权人：电子科技大学
申请日： 2023-06-19 - 公布日： 2023-09-22 - 主分类号： H03M1/66 文献下载
摘要：本发明公开了一种适用于示波器快速时基挡位的傅里叶插值方法，首先采用将采样数据流x(n)分为主路径和从路径，从路径延迟N/2个有效数据启动，将主/从路径插值结果误差较小部分即中间部分所对应的插值结果进行交替拼合而将其余数据点直接丢弃，减少非周期截断导致的频谱泄露所导致的数据误差。同时，本发明按插值倍数8*2k对高频部分进行补零处理，并对主/从路径的插值结果中间部分选取和拼接处理后的拼接结果进行滑动平均抽点，得到与示波器插值倍数L对应的插值结果yL(n)，从而在实现ADC实时采样率Fs小于显示采样率Fx时的波形有效显示的同时，降低非2M IFFT变换长度以及非周期截断导致的频谱泄漏而引起数据误差。
一种适用于示波器快速时基挡位傅里叶插值方法

[发明专利]一种时间交错ADC的频域自适应滤波校准方法-CN202310606049.0在审
发明人：赵贻玖;李南骏;杨苏松;梅思涛;周乃馨;郑彦泽 -专利权人：电子科技大学
申请日： 2023-05-26 - 公布日： 2023-08-29 - 主分类号： H03M1/10 文献下载
摘要：本发明公开了一种时间交错ADC的频域自适应滤波校准方法，将TI‑ADC通道模型视作理想通道与误差通道的组合，对信号进行过采样，可以提取信号中的误差信号，通过高通滤波器提取出高频部分信号，用该部分信号作为频域自适应滤波器的期望信号，将频域自适应滤波器的期望信号和输入信号分成相同的一定大小的数据块，通过FFT转换到频率域后，执行梯度下降算法，更新频域自适应滤波器的滤波器系数，直至期望信号与输入信号的差的均方误差最小。本发明解决了传统基于时域自适应滤波器的TI‑ADC校正只能串行计算，无法充分发挥FPGA并行计算优势的缺点，在样本点数足够的情况下，能够实现高精度的采样信号校正，同时不失灵活性。同时，本发明大大降低了运算量且更适合于FPGA计算。
一种时间交错 adc 自适应滤波校准方法

[发明专利]一种基于Xilinx FPGA的时钟相位同步方法-CN202310474351.5在审
发明人：赵贻玖;蒋冬宇;梅思涛;周乃馨;郑彦泽 -专利权人：电子科技大学
申请日： 2023-04-27 - 公布日： 2023-07-21 - 主分类号： H04J3/06 文献下载
摘要：本发明公开了一种基于Xilinx FPGA的时钟相位同步方法，首先通过Xilinx FPGA内的GT高速串行收发器在分布式节点之间建立串行通信链路，再将其中一个节点作为发送节点，另一个作为接收节点，在节点之间不断传递测试数据，通过GT高速串行收发器测试出TX_USRCLK和RX_USRCLK之间的时钟相位差，然后运用DDMTD技术在发送节点中测试出本地系统时钟与TX_USRCLK的时钟相位差，在接收节点中测试出本地系统时钟与RX_USRCLK的时钟相位差，最后根据以上测试出的相位差信息，通过混合时钟管理模块将本地系统时钟调节至相位同步。
一种基于 xilinx fpga 时钟相位同步方法

[发明专利]一种基于ATE的FPGA内嵌SERDES的测试系统及方法-CN202210569109.1在审
发明人：季伟伟;梅思涛;张凯虹;解维坤;陈宇轩 -专利权人：中国电子科技集团公司第五十八研究所
申请日： 2022-05-24 - 公布日： 2022-08-23 - 主分类号： G01R31/3185 文献下载
摘要：本发明涉及集成电路技术领域，具体涉及一种基于ATE的FPGA内嵌SERDES的测试系统及方法，该系统包括FPGA的配置程序、DUT测试板、示波器和ATE测试程序；所述FPGA通过DUT测试板与ATE相连，通过ATE给FPGA上电和配置程序，待程序配置完成后，通过ATE对FPGA内嵌SERDES接口的接触、功能、直流参数和交流参数进行测试，通过示波器对SERDES进行眼图测试，解决对FPGA内嵌SERDES接口的量产测试，并且减少了仪器的使用数量，降低了DUT测试板设计的复杂性，实现对FPGA内嵌SERDES接口电特性参数及波形参数的低成本、易操作，提高测试效率。
一种基于 ate fpga serdes 测试系统方法

[发明专利]一种数字触发检测方法-CN201910898542.8有效
发明人：赵贻玖;王厚军;严皓月;梅思涛;付在明 -专利权人：电子科技大学
申请日： 2019-09-23 - 公布日： 2021-05-14 - 主分类号： G01R13/02 文献下载
摘要：本发明公开了一种数字触发检测方法，采用FPGA中的高速吉比特收发器对触发比较器输出信号(触发信号)进行采样与解串，输出并行触发数据；在FPGA中对并行触发信号进行状态判断，识别状态跳变的位置，从而确定触发点在并行采集数据的位置。对吉比特收发器设置与ADC分频比的相同倍率进行串并转换，降速为FGAP能够稳定工作的速率，这样使并行触发数据与被测信号的并行采样数据具有一一对应关系，在并行触发数据中识别得到的触发跳变点即为信号触发的准确位置，从而解决了数字存储示波器高速触发信号无法输入FPGA、并行ADC采集数据中无法准确定位触发信号等问题，实现高速并行采样数字存储示波器的触发同步。
一种数字触发检测方法

[发明专利]一种基于手机APP的行人过街预警系统-CN201811490019.3有效
发明人：陈一锴;胡晶;李健昌;侯林子;梅思涛;刘艳楠;石琴;董满生 -专利权人：合肥工业大学
申请日： 2018-12-06 - 公布日： 2020-08-21 - 主分类号： G08G1/16 文献下载
摘要：本发明公开了一种基于手机APP的行人过街预警系统，是针对无二次过街设施的两相位信号控制交叉口的行人过街预警，系统由设置在道路现场的交通信号灯机箱和地感线圈检测装置，以及设置在行人手机中的手机APP组成。交通信号灯机箱包括：交通信号灯、交通信号采集模块、交通信号控制模块、视觉检测模块和第一无线通讯模块；地感线圈检测装置包括：第二无线通讯模块和地感线圈；手机APP包括：手机通讯模块、手机GPS模块、手机中央处理模块和手机语音模块。本发明能通过对现有的交通流状况进行采集来判断行人过街通行状况，对行人进行预警，从而提高行人的安全意识，避免行人在过街期间的危险情况，缓解交通拥堵。
一种基于手机 app 行人预警系统