专利名称
主分类
A 农业
B 作业;运输
C 化学;冶金
D 纺织;造纸
E 固定建筑物
F 机械工程、照明、加热
G 物理
H 电学
专利下载VIP
公布日期
2023-10-24 公布专利
2023-10-20 公布专利
2023-10-17 公布专利
2023-10-13 公布专利
2023-10-10 公布专利
2023-10-03 公布专利
2023-09-29 公布专利
2023-09-26 公布专利
2023-09-22 公布专利
2023-09-19 公布专利
更多 »
专利权人
国家电网公司
华为技术有限公司
浙江大学
中兴通讯股份有限公司
三星电子株式会社
中国石油化工股份有限公司
清华大学
鸿海精密工业股份有限公司
松下电器产业株式会社
上海交通大学
更多 »
钻瓜专利网为您找到相关结果10个,建议您升级VIP下载更多相关专利
  • [发明专利]具有不对称的源极与漏极的晶体管-CN202011606617.X在审
  • 李文君;谷曼;朱宝富 - 格芯(美国)集成电路科技有限公司
  • 2020-12-30 - 2021-08-17 - H01L29/08
  • 本发明涉及具有不对称的源极与漏极的晶体管,揭示场效应晶体管的结构以及形成场效应晶体管的结构的方法。栅极结构延伸于半导体本体上方,第一源/漏区包括位于该半导体本体的第一部分上的外延半导体层,且第二源/漏区位于该半导体本体的第二部分中。该栅极结构包括第一侧壁以及与该第一侧壁相对的第二侧壁,该第一源/漏区位于邻近该栅极结构的该第一侧壁,且该第二源/漏区位于邻近该栅极结构的该第二侧壁。该第一源/漏区具有第一宽度,且该第二源/漏区具有大于该第一宽度的第二宽度。
  • 具有不对称晶体管
  • [发明专利]电阻随机存取存储器及制作方法-CN200810113661.X无效
  • 鲍震雷;朱宝富 - 中芯国际集成电路制造(北京)有限公司
  • 2008-05-29 - 2009-12-02 - H01L45/00
  • 一种电阻随机存取存储器及制作方法。所述电阻随机存取存储器包括:第一电极、第二电极以及位于第一电极和第二电极之间,并且与所述第一电极和第二电极邻接的具有二元电阻特性的电阻层,其中所述具有二元电阻特性的电阻层包括相邻接的P型层和N型层,所述P型层的材料包括具有P型半导体电学特性,且有氧缺陷的金属氧化物,组成所述金属氧化物的金属具有多种价态,所述N型层的材料包括具有N型半导体电学特性,且有氧缺陷的金属氧化物,组成所述金属氧化物的金属具有多种价态。所述电阻随机存取存储器在从低阻状态转换为高阻状态的过程中,电流较小,功耗较低。
  • 电阻随机存取存储器制作方法
  • [发明专利]一种可提高两相邻N阱间击穿电压的方法-CN200810033362.5有效
  • 朱宝富;施雪捷 - 中芯国际集成电路制造(上海)有限公司
  • 2008-01-31 - 2009-08-05 - H01L21/76
  • 本发明提供了一种可提高两相邻N阱间击穿电压的方法,该两相邻N阱制作在硅衬底中,该两相邻N阱间具有一浅沟槽隔离结构,该两相邻N阱的深度深于该浅沟槽隔离结构,该两相邻N阱被一设置在浅沟槽隔离结构下的上层隔离P阱隔开。现有技术中两相邻N阱的离子浓度峰值位置深于上层隔离P阱,致使两相邻N阱间可通过硅衬底穿通漏电,从而使漏电流过大和击穿电压过小。本发明的可提高两相邻N阱间击穿电压的方法通过离子注入工艺在上层隔离P阱下形成一下层隔离P阱。采用本发明后两相邻N阱间的漏电流由N阱间的穿通电流主导变为N/P阱间的PN结漏电流主导,从而降低了两相邻N阱间的漏电流,在保持器件电学特性的同时大大提高了两相邻N阱间的击穿电压。
  • 一种提高相邻击穿电压方法
  • [发明专利]一种可降低长沟道MOS管漏电流的半导体器件制作方法-CN200810033048.7无效
  • 朱宝富 - 中芯国际集成电路制造(上海)有限公司
  • 2008-01-24 - 2009-07-29 - H01L21/8234
  • 本发明提供了一种可降低长沟道MOS管漏电流的半导体器件制作方法,该半导体器件包括长沟道MOS管和短沟道MOS管,其制作在已制成场隔离区的硅衬底上。现有技术中采用高能量和高剂量的单步晕注入工艺致使所制成的晕注入结构与轻掺杂漏结构相邻区域的浓度梯度过大从而造成长沟道MOS管的漏电流过大。本发明中的晕注入工艺包括第一步晕注入和第二步晕注入,其中,第二步晕注入的注入能量和注入角度均大于该第一步晕注入的注入能量和注入角度。采用本发明可降低晕注入结构和轻掺杂漏结构相邻区域的浓度梯度,从而可有效降低两者间的漏电流,进而在不影响短沟道MOS管性能的前提下大大降低了长沟道MOS管的漏电流。
  • 一种降低沟道mos漏电半导体器件制作方法
  • [发明专利]双镶嵌结构的制作方法-CN200710040380.1有效
  • 梁昆约;熊涛;朱宝富 - 中芯国际集成电路制造(上海)有限公司
  • 2007-04-29 - 2008-10-29 - H01L21/768
  • 一种双镶嵌结构的制作方法,包括:在半导体衬底上依次形成覆盖层、内层介质层和阻挡层;刻蚀内层介质层和阻挡层形成连接孔;在连接孔内以及阻挡层上形成第一底部抗反射层;直至阻挡层上的第一底部抗反射层被完全去除;在连接孔内以及阻挡层上形成第二底部抗反射层;刻蚀第二底部抗反射层,形成第三底部抗反射层,所述第三底部抗反射层位于连接孔内;刻蚀阻挡层和内层介质层形成沟槽,沟槽的位置与连接孔的位置对应并与连接孔连通;去除阻挡层和第三底部抗反射层,并去除连接孔内的覆盖层直至暴露半导体衬底,形成双镶嵌结构。所述方法可以避免在形成金属布线结构之后覆盖层和内层介质层之间发生剥离现象。
  • 镶嵌结构制作方法

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

400-8765-105周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top