“文继伟”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果8个，建议您升级VIP下载更多相关专利

[发明专利]半导体结构及其制备方法、测试系统-CN202111275407.1在审
发明人： 文继伟 -专利权人：长鑫存储技术有限公司
申请日： 2021-10-29 - 公布日： 2023-05-05 - 主分类号： H01L21/66 文献下载
摘要：本公开实施例涉及半导体领域，特别涉及一种半导体结构及其制备方法、测试系统，半导体结构包括：系统板；封装结构，封装结构包括封装层、封装基板以及位于封装层中的裸片，封装层位于封装基板远离系统板的表面；电连接结构，部分电连接结构位于封装结构中，电连接结构电连接裸片与系统板；导电结构，导电结构位于封装基板表面，导电结构包括被封装层覆盖且与电连接结构电连接的第一部分、以及未被封装层覆盖且用于连接测试装置的第二部分，第二部分包括与第一部分连接的连接段、用于连接测试装置的接触段、将连接段连接至接触段的连接器件，连接器件可拆卸地连接在连接段和接触段间。本公开实施例有利于改善对半导体结构进行信号测试的测试质量。
半导体结构及其制备方法测试系统

[发明专利]半导体结构及其制备方法、测试系统-CN202111275386.3在审
发明人： 文继伟 -专利权人：长鑫存储技术有限公司
申请日： 2021-10-29 - 公布日： 2023-05-05 - 主分类号： H01L21/66 文献下载
摘要：本公开实施例涉及半导体领域，特别涉及一种半导体结构及其制备方法、测试系统，半导体结构包括：系统板；封装结构，封装结构设置在系统板的表面，封装结构包括裸片、封装层以及封装基板，封装层位于封装基板远离系统板的表面，封装层将裸片封装在内；电连接结构，部分电连接结构位于封装结构中，电连接结构分别电连接裸片与系统板；导电部，导电部位于封装层中，导电部与电连接结构电连接并延伸至封装层远离系统板的顶部，且封装层的顶部露出导电部远离系统板的端部，导电部远离系统板的端部用于连接测试装置。本公开实施例有利于改善对半导体结构进行信号测试时的测试质量。
半导体结构及其制备方法测试系统

[发明专利]电路结构、电路结构的设计方法及设计系统-CN202110143218.2在审
发明人： 文继伟 -专利权人：长鑫存储技术有限公司
申请日： 2021-02-02 - 公布日： 2022-08-02 - 主分类号： G06F30/3953 文献下载
摘要：本申请提供一种电路结构、电路结构的设计方法及设计系统，涉及半导体技术领域。电路结构包括多个堆叠设置的换层孔，换层孔包括过孔和分别连接于过孔两端的第一焊盘和第二焊盘，每个换层孔的外周至少设有一个反焊盘，该设计方法包括：获取第一焊盘的直径、反焊盘的内环尺寸以及过孔的深度及直径；根据过孔的深度、第一焊盘的直径及反焊盘的内环尺寸确定换层孔的等效电容；根据过孔的深度及直径确定换层孔的等效电感；根据相邻两个换层孔的等效电容和等效电感计算相邻两个过孔的直径、相邻两个第一焊盘的直径及相邻两个换层孔的反焊盘的内环尺寸之间的对应关系。本申请的设计方法可减小比特差错，保证不同负载的反射和时延性能一致。
电路结构设计方法系统

[发明专利]芯片I/O接口性能测试方法、装置及电子设备-CN202210403905.8在审
发明人： 文继伟 -专利权人：长鑫存储技术有限公司
申请日： 2022-04-18 - 公布日： 2022-07-12 - 主分类号： G06F11/22 文献下载
摘要：本公开提供一种芯片I/O接口性能测试方法、装置及电子设备。该芯片I/O接口性能测试方法包括：将第一初始信号输入至芯片I/O接口，并获取第一输出信号，第一初始信号至少包括待测信号；调整待测信号的输入电压，以形成第二初始信号；将第二初始信号输入至芯片I/O接口，并获取第二输出信号；当第二输出信号与第一输出信号相同时，调整待测信号的输入电压，直到第N次调整待测信号的输入电压后获取的第二输出信号与第一输出信号不同时，输出第N次调整后的待测信号的输入电压为芯片I/O接口能够读出的最大的下限电压，或，能够读出的最小的上限电压。本公开至少可以增加测试芯片I/O接口性能的全面性、提高芯片I/O接口的测试效果。
芯片接口性能测试方法装置电子设备

[发明专利]用于BGA的高速线扇出方法及应用该方法的印制电路板-CN201711474182.6在审
发明人： 文继伟;曲丽娟;封晨霞;陈亮 -专利权人：加弘科技咨询（上海）有限公司
申请日： 2017-12-29 - 公布日： 2018-07-31 - 主分类号： H05K1/02 文献下载
摘要：本发明提供一种用于BGA的高速线扇出方法及应用该方法的印制电路板，所述方法包括：于印制电路板上设置多个过孔及各所述过孔所走的信号线；对应每个所述过孔的位置形成供其他所述过孔的信号线进行走线的背钻孔；每一条直线上的多个过孔的信号线于各所述过孔的走线位置从高到低排列，对应每个所述过孔的位置形成的各背钻孔的相应深度从长到短排列；或者每一条直线上的多个过孔的信号线于各所述过孔的走线位置从低到高排列；对应每个所述过孔的位置形成的各背钻孔的相应深度从短到长排列。本发明中信号线经过的是背钻孔，背钻孔上没有信号，而且没有信号线经过有信号流过的信号孔，减少了线号线上的过孔，减小了串扰，有效提升了信号质量。
信号线背钻孔印制电路板走线位置高速线扇出印制电路信号孔串扰减小走线应用

[发明专利]印制电路板双面贴装时的信号线扇出方法及印制电路板-CN201711476766.7在审
发明人： 文继伟;曲丽娟;封晨霞;陈亮 -专利权人：加弘科技咨询（上海）有限公司
申请日： 2017-12-29 - 公布日： 2018-06-12 - 主分类号： H05K1/02 文献下载
摘要：本发明提供一种印制电路板双面贴装时的信号线扇出方法及印制电路板，所述方法包括：于印制电路板的顶层表面和底层表面分别设置一个或多个盲孔；通过各所述盲孔扇出分别贴装于所述印制电路板的顶层表面和底层表面的两个待贴装部件的一个或多个信号线；所述盲孔的数量和位置根据所述印制电路板的顶层表面或底层表面上贴装所述待贴装部件时布线空间的大小进行配置；所述印制电路板的顶层表面或底层表面设有将所述待贴装部件中未通过所述盲孔扇出的信号线进行扇出的一个或多个过孔。本发明利用盲孔和通孔相结合的方式，解决了在PCB表、底两层相同位置同时安装QSFP‑DD连接器时信号线的顺利扇出，并保证了较好的信号完整性。
印制电路板扇出信号线盲孔底层表面顶层贴装部件双面贴装贴装连接器信号完整性布线空间印制电路两层通孔配置保证

[发明专利]层状复合材料磁敏传感器等效电路宏模型建立方法-CN201310553387.9有效
发明人：景为平;文继伟;虞国良;缪小勇 -专利权人：南通大学
申请日： 2013-11-08 - 公布日： 2014-03-26 - 主分类号： G06F17/50 文献下载
摘要：本发明涉及层状复合材料磁敏传感器等效电路宏模型建立方法，包括：由机电耦合原理得到磁致伸缩层关于激励电流I和所受合力的机电耦合关系；针对两磁致伸缩层及压电层分别构造等效电路单元；将等效电路单元连接，形成等效电路宏模型。有益效果为：通过该方法建立的等效电路宏模型能适用于大信号作用下的系统级模拟，同时也适用小信号的分析；能够通过电路的模拟仿真解决磁敏传感器最优参数的选取的问题；而且由于电路结构简单。
层状复合材料传感器等效电路模型建立方法

[发明专利]一种过流保护方法及其过流保护集成电路芯片封装-CN201310172270.6有效
发明人：景为平;文继伟;景一欧 -专利权人：南通大学
申请日： 2013-05-10 - 公布日： 2013-07-24 - 主分类号： H02H3/08 文献下载
摘要：本发明涉及一种过流保护方法及其过流保护集成电路芯片封装。所述方法包括，采用两磁敏原件；该两磁敏原件分别置于受保护电子器件中通过不同电流的导体一侧；两磁敏原件分别将感应到具有差值的电信号输入一差分放大电路的输入端；该差分放大电路输出的信号作为过载保护驱动电路的输入信号。所述芯片单元，包括封装基板、邦定线、受保护电子器件和第一、第二两磁敏原件，所述受保护电子器件置于封装基板上，其引脚由邦定线引至对应的焊盘，第一磁敏原件固定于与受保护电子器件引脚连接的焊盘一侧或引脚一侧；第二磁敏原件置于封装基板上感应信号小于第一磁敏原件的其它任意位置上。优点是感应信号产生不影响系统，并可抑制噪声，检出的信号更精准。
一种保护方法及其集成电路芯片封装

1
共 8 条