“戴维·雷蒙德·卢茨”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果9个，建议您升级VIP下载更多相关专利

[发明专利]多乘法阵列-CN202310226753.3在审
发明人：尼古拉斯·安德鲁·普菲斯特;戴维·雷蒙德·卢茨;哈沙·瓦尔萨拉朱 -专利权人： ARM有限公司
申请日： 2023-03-10 - 公布日： 2023-09-19 - 主分类号： G06F7/523 文献下载
摘要：本发明提供了一种数据处理装置。AxB乘法器阵列具有由第一时钟信号计时的一组逻辑门，其中A和B两者均为整数。与该AxB乘法器阵列分开的CxD乘法器阵列具有由第二时钟信号计时的第二组逻辑门，其中C和D两者均为整数。加法电路在由该AxB乘法器阵列产生的第一至少部分乘积与由该CxD乘法器阵列产生的第二至少部分乘积之间执行加法运算。
乘法阵列

[发明专利]用于执行算术运算以累加浮点数的装置及方法-CN201780074115.7有效
发明人： 戴维·雷蒙德·卢茨;内尔·伯吉斯;克里斯托弗·尼尔·海因兹;安德烈亚斯·都·恩格-哈尔斯特韦德特 -专利权人： ARM有限公司
申请日： 2017-10-19 - 公布日： 2023-02-28 - 主分类号： G06F9/30 文献下载
摘要：本发明提供用于执行算术运算以累加浮点数的装置及方法。装置包含用以执行算术运算的执行电路系统，及译码器电路系统，此译码器电路系统用以译码指令序列以产生控制信号来控制由执行电路系统执行的算术运算。提供转换及累加指令，且译码器电路系统响应于译码指令序列内的此种转换及累加指令，以产生一个或多个控制信号来控制执行电路系统。具体而言，执行电路系统响应于这种控制信号以将由转换及累加指令识别的至少一个浮点操作数转换成具有M分数位的对应N位定点操作数，其中M小于N且M取决于浮点操作数的格式。另外，执行电路系统累加每个对应N位定点操作数及由转换及累加指令识别的P位定点操作数，以产生P位定点结果值，其中P大于N且亦具有M分数位。此处以关联的方式提供了用于累加浮点数的快速且有效的机制，并由此使得产生可再生且正确的结果，而与累加浮点数的顺序无关。
用于执行算术运算累加浮点装置方法

[发明专利]使用重叠位的数值的冗余表示的方法和装置-CN201680064832.7有效
发明人：内尔·伯吉斯;戴维·雷蒙德·卢茨;克里斯托弗·尼尔·海因兹 -专利权人： ARM有限公司
申请日： 2016-05-25 - 公布日： 2022-08-23 - 主分类号： G06F7/50 文献下载
摘要：提供了一种其中M位数据值使用多个N位部分来表示P位数值的冗余表示，其中MPN。锚值标识每个N位的位的有效数，并且在至少两个相邻N位部分的组内，该组的较低N位部分的两个或多个重叠位具有与该组的至少一个较高N位部分的两个或更多个最低有效位相同的有效数。多个运算电路单元可以并行地执行多个独立的N位运算，每个N位运算包括计算具有冗余表示的至少两个M位操作数值的相应N位部分的函数，以生成具有冗余表示的M位结果值的对应N位部分。这使得能够在执行N位运算所花费的时间内快速关联处理相对长M位值。
使用重叠数值冗余表示方法装置

[发明专利]用于重叠传播操作的方法和装置-CN201680064841.6有效
发明人：内尔·伯吉斯;戴维·雷蒙德·卢茨;克里斯托弗·尼尔·海因兹 -专利权人： ARM有限公司
申请日： 2016-05-25 - 公布日： 2022-08-23 - 主分类号： G06F7/50 文献下载
摘要：提供处理电路以对第一数据值执行重叠传播操作以生成第二数据值，第一和第二数据值具有使用包括多个N位部分的M位数据值来表示P位数值的冗余表示，其中，MPN。在冗余表示中，除了最高有效N位部分之外的每个N位部分包括具有与后续N位部分的多个最低有效位相同的有效数的多个重叠位。通过第一数据值的相应N位部分的非重叠位加到第一数据值的前一N位部分的重叠位来生成第二数据值的除了最低有效N位部分之外的每个N位部分。这提供了用于在冗余表示的M位置的加法期间减少溢出的机会的较快技术。
用于重叠传播操作方法装置

[发明专利]用于执行转换运算的装置和方法-CN201580058291.2有效
发明人： 戴维·雷蒙德·卢茨;内尔·伯吉斯;克里斯托弗·尼尔·海因兹 -专利权人： ARM有限公司
申请日： 2015-09-18 - 公布日： 2021-07-09 - 主分类号： G06F7/499 文献下载
摘要：一种装置包括处理电路，该处理电路执行转换运算以将包括表示二进制值的各个位有效性部分的多个数据元素的向量转换为包括所述二进制值的替代表示的标量值。
用于执行转换运算装置方法

[发明专利]使用可编程有效性数据的数据处理的装置和方法-CN201580058293.1有效
发明人： 戴维·雷蒙德·卢茨;克里斯托弗·尼尔·海因兹;内尔·伯吉斯 -专利权人： ARM有限公司
申请日： 2015-09-18 - 公布日： 2021-06-01 - 主分类号： G06F7/499 文献下载
摘要：一种装置可以具有处理电路来执行一个或多个算术运算以基于至少一个操作数生成结果值。针对至少一个算术运算，该处理电路响应于指示结果值的目标有效性的可编程有效性数据而生成具有该目标有效性的结果值。例如，这允许程序员为算术运算设置有效性边界，以使得处理电路不必计算具有落在指定的边界外的有效性的位值，从而能够提升性能。
使用可编程有效性数据数据处理装置方法

[发明专利]用于执行转换运算的装置和方法-CN201580058275.3有效
发明人： 戴维·雷蒙德·卢茨;内尔·伯吉斯;克里斯托弗·尼尔·海因兹 -专利权人： ARM有限公司
申请日： 2015-09-18 - 公布日： 2021-03-12 - 主分类号： G06F11/36 文献下载
摘要：一种装置包括处理电路，该处理电路执行转换运算以将浮点值转换为包括表示与该浮点值相对应的二进制值的各个位有效性部分的多个数据元素的向量。
用于执行转换运算装置方法

[发明专利]有效性配准-CN201580058383.0有效
发明人： 戴维·雷蒙德·卢茨;内尔·伯吉斯;克里斯托弗·尼尔·海因兹 -专利权人： ARM有限公司
申请日： 2015-09-22 - 公布日： 2021-02-09 - 主分类号： G06F11/36 文献下载
摘要：一种数据处理系统使用配准电路来根据可编程有效性参数对输入操作数进行配准来生成配准的输入操作数。配准的输入操作数被提供给算术电路，比如，整数加法器或整数乘法器，在该算术电路中形成结果值。该结果值被存储在诸如结果寄存器之类的输出操作数存储元件中。可编程有效性参数与该结果值无关。
有效性

[发明专利]用于处理输入操作数值的装置和方法-CN201780084406.4在审
发明人：克里斯托弗·尼尔·海因兹;内尔·伯吉斯;戴维·雷蒙德·卢茨 -专利权人： ARM有限公司
申请日： 2017-12-29 - 公布日： 2019-09-13 - 主分类号： G06F7/50 文献下载
摘要：提供了一种用于处理输入操作数值的装置和方法。所述装置具有一组向量数据存储元件，每个向量数据存储元件提供用于存储数据值的多个部分。多个通道被认为设置在所述一组存储元件内，其中每个通道包括来自每个向量数据存储元件的对应部分。处理电路被布置为通过对多个部分中的每一个执行独立算术运算来对包括所述多个部分的输入操作数值执行算术运算，以便产生包括多个结果部分的结果值。存储电路被布置为将所述结果值存储在所述多个通道中的选定通道内，使得每个结果部分在不同的向量数据存储元件中被存储在针对所述选定通道的所述对应部分内。这样的方法允许以不受所述向量数据存储元件的大小约束的方式并且特别地以向量长度不可知的方式高效地处理输入操作数值。
存储元件向量数据输入操作算术运算存储输入操作数处理电路存储电路存储数据大小约束组存储向量

1
共 9 条