“川岛祥之”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果12个，建议您升级VIP下载更多相关专利

[发明专利]半导体装置及其制造方法-CN201810658951.6有效
发明人：吉富敦司;川岛祥之 -专利权人：瑞萨电子株式会社
申请日： 2018-06-20 - 公布日： 2023-08-22 - 主分类号： H10B43/00 文献下载
摘要：本公开涉及半导体装置及其制造方法。本发明的目的之一在于提供一种半导体装置，该半导体装置通过将包括鳍式晶体管的MONOS存储器的鳍的形状导致的电子和空穴到电荷累积膜中的注入分布的不均匀性缓和来具有改善的可靠性。在形成在鳍之上的构造存储器单元的存储器栅极电极中，与ONO膜邻接的覆盖鳍的上表面的部分和与ONO膜邻接的覆盖鳍的侧表面的部分分别由功函数不同的电极材料制成，它们之间的边界表面位于鳍的上表面下方。
半导体装置及其制造方法

[发明专利]半导体器件及其制造方法-CN201710679467.7有效
发明人： 川岛祥之;井上真雄;吉富敦司 -专利权人：瑞萨电子株式会社
申请日： 2017-08-10 - 公布日： 2022-08-12 - 主分类号： H01L29/792 文献下载
摘要：本发明涉及半导体器件及其制造方法。一种存储单元，其包括控制栅电极和存储栅电极。控制栅电极被形成在包括半导体衬底一部分的鳍FA的上表面和侧壁上方。存储栅电极在相邻于控制栅电极的一个侧表面的位置中通过ONO膜被形成在控制栅电极的一个侧表面以及鳍的上表面和侧壁上方。而且，控制栅电极和存储栅电极由n型多晶硅形成。第一金属膜被设置在栅电极和控制栅电极之间。第二金属膜被设置在ONO膜和存储栅电极之间。第一金属膜的功函数大于第二金属膜的功函数。
半导体器件及其制造方法

[发明专利]半导体装置及其制造方法-CN201610548391.X有效
发明人：齐藤健太郎;杉山秀树;茶木原启;川岛祥之 -专利权人：瑞萨电子株式会社
申请日： 2016-07-13 - 公布日： 2021-12-07 - 主分类号： H01L27/02 文献下载
摘要：本发明涉及半导体装置及其制造方法，提高半导体装置的性能。在半导体装置中，通过相互相邻的控制栅极电极(15)和存储器栅极电极(26)、形成于控制栅极电极(15)下的栅极绝缘膜(13)以及形成于存储器栅极电极(26)下并且在内部具有电荷累积部的绝缘膜(27)来形成存储器单元(MC)。另外，在该半导体装置中，通过下部电极(16)、上部电极(23)以及形成于上部电极(23)与下部电极(16)之间的电容绝缘膜(27a)来形成电容元件(CD1)。下部电极(16)的厚度(TH2)薄于控制栅极电极(15)的厚度(TH1)。
半导体装置及其制造方法

[发明专利]半导体装置及其制造方法-CN201410067784.X有效
发明人：鸟羽功一;茶木原启;川岛祥之 -专利权人：瑞萨电子株式会社
申请日： 2014-02-27 - 公布日： 2018-11-30 - 主分类号： H01L27/105 文献下载
摘要：在分裂栅极构造的MONOS型存储器单元中，防止在选择栅电极与存储器栅电极之间引起短路，而使半导体装置的可靠性提高。在具有相互邻接并在第1方向上延伸的选择栅电极（CG1）以及存储器栅电极（MG1）的MONOS存储器中，通过帽绝缘膜（CA1）覆盖第1方向中的选择栅电极（CG1）的端部的分流部（CS1）以外的区域的选择栅电极（CG1）的上表面。存储器栅电极（MG1）相对从帽绝缘膜（CA1）露出的分流部（CS1）的上表面、与帽绝缘膜（CA1）的边界，在帽绝缘膜（CA1）侧终止。
半导体装置及其制造方法

[发明专利]半导体器件及其制造方法-CN201710811212.1在审
发明人：吉富敦司;川岛祥之 -专利权人：瑞萨电子株式会社
申请日： 2017-09-11 - 公布日： 2018-03-20 - 主分类号： H01L29/792 文献下载
摘要：本发明涉及一种半导体器件及其制造方法。提高具有非易失性存储器的半导体器件的可靠性和性能。控制栅电极经由第一绝缘膜形成在半导体衬底上。存储器栅电极经由具有电荷积累部的第二绝缘膜形成在半导体衬底上。第二绝缘膜横跨半导体衬底和存储器栅电极之间以及控制栅电极和存储器栅电极之间地形成。在控制栅电极和存储器栅电极之间，第三绝缘膜形成在第二绝缘膜和存储器栅电极之间。第三绝缘膜未形成在存储器栅电极之下。存储器栅电极的一部分存在于第三绝缘膜的下端面之下。
半导体器件及其制造方法

[发明专利]半导体装置的制造方法-CN201610096881.0在审
发明人：阿部智;茶木原启;梅田恭子;川岛祥之;齐藤健太郎 -专利权人：瑞萨电子株式会社
申请日： 2016-02-23 - 公布日： 2016-09-14 - 主分类号： H01L27/115 文献下载
摘要：本发明涉及半导体装置的制造方法。本发明还提供了一种包括非易失性存储器、新颖的堆叠的电容性元件的半导体装置。所述半导体装置包括堆叠的电容性元件，其包括由形成在半导体衬底中的n型阱区制成的第一电容电极，被形成以隔着第一电容绝缘膜覆盖所述第一电容电极的第二电容电极，被形成以隔着第二电容绝缘膜覆盖所述第二电容电极的第三电容电极，被形成以隔着第三电容绝缘膜覆盖所述第三电容电极的第四电容电极。第一电位被施加到第一和第三电容电极，并且与所述第一电位不同的第二电位被施加到第二和第四电容电极。
半导体装置制造方法

[实用新型]半导体装置-CN201420084985.6有效
发明人：鸟羽功一;茶木原启;川岛祥之 -专利权人：瑞萨电子株式会社
申请日： 2014-02-27 - 公布日： 2014-09-10 - 主分类号： H01L27/115 文献下载
摘要：本实用新型涉及半导体装置。本实用新型解决的一个问题是如何提高半导体装置的可靠性。本实用新型的半导体装置具有：第1层叠膜，隔着第1栅极绝缘膜形成在半导体基板上，包含第1选择栅电极及第1帽绝缘膜；第1存储器栅电极，隔着第2栅极绝缘膜而与第1选择栅电极的在第1方向延伸的第1侧壁相反侧的第2侧壁邻接，第1存储器栅电极在第1方向延伸；第1供电部，是第1方向中第1选择栅电极端部，在平面视图中第1供电部从第1帽绝缘膜露出；第1栓，与第1供电部的上表面连接，第1存储器栅电极相比于平面视图中第1供电部及第1帽绝缘膜之间边界更靠第1帽绝缘膜侧终止。本实用新型的一个用途是提高半导体装置的可靠性。
半导体装置

[发明专利]半导体存储器件及其制造方法-CN200810210991.0无效
发明人：石丸哲也;川岛祥之;岛本泰洋;安井感;有金刚;峰利之 -专利权人：株式会社瑞萨科技
申请日： 2008-08-20 - 公布日： 2009-02-25 - 主分类号： H01L27/115 文献下载
摘要：本发明提供一种半导体存储器件，在包含选择用nMIS(Qnc)和在选择用nMIS(Qnc)的侧面隔着绝缘膜(6b)、(6t)和电荷存储层(CSL)形成的存储用nMIS(Qnm)的存储单元(MC1)中，将选择栅电极(CG)的栅极长度方向端部之下的栅极绝缘膜(4)的厚度形成得比栅极长度方向中央部之下的栅极绝缘膜(4)的厚度厚，并将位于选择栅电极(CG)和电荷存储层(CSL)之间、且最靠近半导体衬底(1)的下层绝缘膜(6b)的厚度形成为位于半导体衬底(1)和电荷存储层(CSL)之间的下层绝缘膜(6b)的厚度的1.5倍以下。能够在分割栅型MONOS存储单元中提高采用SSI方式进行写入时的抗干扰性。
半导体存储器件及其制造方法

[发明专利]半导体器件及其制造方法-CN200710102223.9无效
发明人：石井泰之;桥本孝司;川岛祥之;鸟羽功一;町田悟;片山弘造;齐藤健太郎;松井俊一 -专利权人：株式会社瑞萨科技
申请日： 2007-04-27 - 公布日： 2007-11-14 - 主分类号： H01L27/115 文献下载
摘要：一种半导体器件，其包括具有控制栅极和存储栅极的分离栅极型存储单元、低耐压MISFET和高耐压MISFET，其中可以抑制存储单元的阈值电压的变化。控制栅极的栅极绝缘膜比高耐压MISFET的栅极绝缘膜薄，控制栅极比低耐压MISFET的栅电极14厚，且存储栅极的厚度与存储栅极的栅长度的比大于1。控制栅极和栅电极15形成为包括电极材料膜8A和电极材料层8B的多层结构，且栅电极14为与控制栅极的电极材料膜8A同时形成的单层结构。
半导体器件及其制造方法

[发明专利]半导体器件及其制造方法-CN200710092267.8有效
发明人：鸟羽功一;石井泰之;川岛祥之;町田悟;中川宗克;齐藤健太郎;松井俊一;桥本孝司;奥山幸祐 -专利权人：株式会社瑞萨科技
申请日： 2007-04-03 - 公布日： 2007-10-10 - 主分类号： H01L27/115 文献下载
摘要：公开一种具有非易失存储器的半导体器件，其干扰缺陷能得到减少或防止。非易失存储器的存储单元具有存储栅电极，该存储栅电极通过用于电荷存储的绝缘膜而在半导体衬底的主表面上方形成。在存储栅电极的侧面上形成第一侧壁，并且在第一侧壁的侧面处形成第二侧壁。在存储单元中源极的n⁺型半导体区域的上表面上形成硅化层，其在存储栅电极MG侧上的端部分由第二侧壁限定。
半导体器件及其制造方法

[发明专利]半导体器件及其制造方法-CN200710092268.2有效
发明人：鸟羽功一;石井泰之;川岛祥之;町田悟;中川宗克;桥本孝司 -专利权人：株式会社瑞萨科技
申请日： 2007-04-03 - 公布日： 2007-10-10 - 主分类号： H01L29/78 文献下载
摘要：提供了一种半导体器件，其在半导体衬底上方具有彼此接近并构成非易失性存储器的控制栅电极和存储栅电极。存储栅电极的高度低于控制栅栅电极的高度。金属硅化物膜形成在控制栅电极的上表面上方，但不形成在存储栅电极的上表面上方。存储栅电极在其上表面上方具有由氧化硅制成的侧壁绝缘膜。该侧壁绝缘膜在用于在存储栅电极和控制栅电极的侧壁上方形成相应侧壁绝缘膜的同一步骤中形成。本发明使得可以提高具有非易失性存储器的半导体器件的产品成品率和性能。
半导体器件及其制造方法

[发明专利]一种半导体器件-CN200510082800.3有效
发明人：伊藤文俊;川岛祥之;坂井健志;石井泰之;金丸恭弘;桥本孝司;水野真;奥山幸祐;真边由起子 -专利权人：株式会社瑞萨科技
申请日： 2005-07-07 - 公布日： 2006-04-05 - 主分类号： H01L27/115 文献下载
摘要：提高了具有非易失性存储单元的半导体器件的集成度和重写次数。第一MONOS型非易失性存储元件和第二MONOS型非易失性存储元件一起安装在同一衬底上，其中第二MONOS型非易失性存储元件具有比第一MONOS型非易失性存储元件更大的栅极宽度，并且第一MONOS型非易失性存储元件用于存储几乎不重写的程序数据，以及第二MONOS型非易失性存储元件用于存储频繁重写的处理数据。
一种半导体器件

1
共 12 条