“嶋田裕介”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果3个，建议您升级VIP下载更多相关专利

[发明专利]半导体存储装置及其控制方法-CN201910093774.6有效
发明人：加藤竜也;嶋田裕介;荒井史隆 -专利权人：铠侠股份有限公司
申请日： 2019-01-30 - 公布日： 2023-10-03 - 主分类号： H10B43/27 文献下载
摘要：实施方式涉及一种半导体存储装置及其控制方法。实施方式的半导体存储装置的控制方法是在半导体存储装置中，对第2导电层施加小于第1电压的第2电压，且对第3导电层施加大于第1电压的第3电压，从而从存储单元读出数据，所述半导体存储装置使用：衬底；板状的第1导电层，与衬底隔开且与衬底面平行地设置在衬底上；板状的第2导电层，与第1导电层隔开且与衬底面平行地设置在第1导电层上；板状的第3导电层，与第2导电层隔开且与衬底面平行地设置在第2导电层上；绝缘体，贯通第1、第2及第3导电层地设置；沟道体，设置在第1、第2及第3导电层与绝缘体之间，且延伸到衬底面；及存储单元，设置在第1导电层与沟道体之间且具有电荷储存膜。
半导体存储装置及其控制方法

[发明专利]半导体存储装置及其驱动方法-CN201810046603.3有效
发明人： 嶋田裕介;荒井史隆;加藤竜也 -专利权人：铠侠股份有限公司
申请日： 2018-01-17 - 公布日： 2023-09-05 - 主分类号： H10B43/40 文献下载
摘要：本发明的实施方式提供一种读出动作时的接通电流大的半导体存储装置及其驱动方法。实施方式的半导体存储装置具备共用通道且相互并联连接的第1及第2NAND串。当从属于所述第1NAND串的第1存储单元中读出值时，对属于所述第1NAND串的第2存储单元的栅极施加第1电位，对属于所述第2NAND串且和所述第1存储单元对向的第3存储单元的栅极施加第2电位，并对和所述第2存储单元对向的第4存储单元的至少一个栅极施加所述第1电位，使所述第1存储单元的栅极电位在所述第2电位和所述第1电位之间摆动。所述第2电位和所述第1配线的电位的电位差的绝对值，小于所述第1电位和所述第1配线的电位的电位差的绝对值。
半导体存储装置及其驱动方法

[发明专利]半导体存储装置-CN202110163155.7在审
发明人：楢崎亮太;蔡伟立;永嶋贤史;石川贵之;嶋田裕介;韩业飞 -专利权人：铠侠股份有限公司
申请日： 2021-02-05 - 公布日： 2022-03-15 - 主分类号： H01L27/11568 文献下载
摘要：实施方式提供一种能够实现高集成化的半导体存储装置。实施方式的半导体存储装置具备：第1、第2、第3导电层，在第1方向上延伸且在第2方向上排列；多个第1半导体层及第1、第2电荷蓄积部，设置在第1、第2导电层之间；第2、第3绝缘层，设置在相邻2个第1、第2电荷蓄积部之间；多个第2半导体层及第3、第4电荷蓄积部，设置在第2、第3导电层之间；以及第5、第6绝缘层，设置在相邻2个第3、第4电荷蓄积部之间。在第1导电层的与第2绝缘层的对向面、及第2导电层的与第3绝缘层的对向面，设置有包含氮(N)及钛(Ti)中至少一种的势垒导电膜。在第2导电层的与第5绝缘层的对向面、及第3导电层的与第6绝缘层的对向面，未设置包含氮(N)及钛(Ti)中至少一种的势垒导电膜。
半导体存储装置