|
|
钻瓜专利网为您找到相关结果 12个，建议您 升级VIP下载更多相关专利
- [发明专利]半导体装置-CN202210841233.9在审
-
谷平圭;堀阳一;河野洋志
-
株式会社东芝;东芝电子元件及存储装置株式会社
-
2022-07-18
-
2023-09-22
-
H01L27/07
- 实施方式的半导体装置具备：第一电极；第一导电型的第一半导体层，连接于所述第一电极；第二半导体层，设于所述第一半导体层上的第一区域，所述第二半导体层是第一导电型，且杂质浓度比所述第一半导体层的杂质浓度高；第二导电型的第三半导体层，设于所述第二半导体层上；第四半导体层，设于所述第一半导体层上的第二区域，所述第四半导体层是第一导电型，且杂质浓度比所述第一半导体层的杂质浓度高、比所述第二半导体层的杂质浓度低，并隔着所述第一半导体层的一部分与所述第二半导体层分离；第二导电型的第五半导体层，设于所述第四半导体层上的一部分；以及第二电极，连接于所述第三半导体层、所述第四半导体层以及所述第五半导体层。
- 半导体装置
- [发明专利]半导体装置-CN201810163702.X有效
-
堀阳一
-
株式会社东芝;东芝电子元件及存储装置株式会社
-
2018-02-27
-
2023-06-23
-
H01L27/08
- 实施方式提供耐量提高的半导体装置。实施方式的半导体装置具备第1电极、第2电极、第1半导体区域、第2半导体区域、第3半导体区域、第4半导体区域、第5半导体区域以及第6半导体区域。上述第4半导体区域设置在上述第1半导体区域的第1区域与上述第2半导体区域之间，导电型是第1导电型。上述第4半导体区域在第2方向上具有第一宽度。上述第6半导体区域设置在上述第1半导体区域的第2区域与上述第5半导体区域之间，导电型是第1导电型。上述第6半导体区域在上述第2方向上具有比上述第一宽度大的第二宽度。
- 半导体装置
- [发明专利]半导体装置-CN202011601435.3在审
-
谷平圭;堀阳一
-
株式会社东芝;东芝电子元件及存储装置株式会社
-
2020-12-30
-
2021-12-03
-
H01L29/06
- 实施方式的半导体装置具备第一电极、连接于所述第一电极的第一导电型的第一半导体区域、设于所述第一半导体区域上并与所述第一半导体区域接触的第二导电型的第二半导体区域、设于所述第二半导体区域上并与所述第二半导体区域接触的多个第一金属层以及多个第二金属层、第三半导体区域、以及第二电极。所述第三半导体区域设于所述第一半导体区域与所述第一金属层之间，与所述第一半导体区域以及所述第二半导体区域接触，为所述第一导电型，杂质浓度比所述第一半导体区域的杂质浓度高。所述第二电极与所述第一半导体区域、所述第二半导体区域、所述第一金属层以及所述第二金属层接触。
- 半导体装置
- [发明专利]半导体装置-CN202010892612.1在审
-
堀阳一;小林政和
-
株式会社东芝;东芝电子元件及存储装置株式会社
-
2020-08-31
-
2021-09-28
-
H01L27/06
- 半导体装置具备：第一电极、第二电极、具有第一面和第二面的半导体层，该半导体层包含：与第一电极相接的第一～第三半导体区域；第二半导体区域和第三半导体区域，设于第一面与第一半导体区域之间，沿与第一面平行的第一方向延伸；第四半导体区域，设于第一面与第一半导体区域之间，夹在第二与第三半导体区域之间，电连接于第一电极；以及第五半导体区域，设于第一与第四半导体区域之间，杂质浓度比第一半导体区域高，包含第一部分，在第二方向上，第四半导体区域的第一宽度比第二半导体区域的第二宽度大、第二半导体区域与第一部分之间的第一距离小于第二与第四半导体区域之间的第二距离，第一部分的第三宽度比第一宽度小。
- 半导体装置
- [发明专利]半导体装置-CN201610130543.4有效
-
堀阳一;大田刚志;河野洋志;山下敦子
-
株式会社东芝
-
2016-03-08
-
2020-05-29
-
H01L29/872
- 本发明关于能够抑制逆向偏压时的元件破坏的半导体装置，具备：元件区域，是具有第一面与第二面的半导体层的一部分；终端区域，包围元件区域；第一电极，设置在第一面；第二电极，设置在第二面；第一导电型的第一半导体区域，设置在半导体层内且一部分与第一电极相接；第二导电型的第二半导体区域，设置在元件区域内的第一半导体区域与第一电极之间；第二导电型的第三半导体区域，设置在第二半导体区域与第一电极之间，与第一电极电连接，且第二导电型的杂质浓度高于第二半导体区域；及第二导电型的第四半导体区域，设置在终端区域内的第一半导体区域与第一面之间，与第一电极电连接，且与第二面之间的距离大于第二面与第二半导体区域的距离。
- 半导体装置
- [发明专利]半导体装置及其制造方法-CN201510556172.1有效
-
大田刚志;堀阳一;山下敦子
-
株式会社东芝
-
2015-09-02
-
2019-12-20
-
H01L29/872
- 本发明的实施方式提供一种能够提高特性的半导体装置及其制造方法。实施方式的半导体装置包括：n型SiC衬底；n型SiC层，设置在SiC衬底上，具有第一表面，且n型杂质浓度比SiC衬底低；多个p型第一SiC区域，设置在SiC层的第一表面；多个p型第二SiC区域，设置在第一SiC区域的各者中，且p型杂质浓度比第一SiC区域高；多个硅化物层，设置在第二SiC区域的各者上，在第二SiC区域的相反侧具有第二表面，且SiC衬底到第二表面的距离与SiC衬底到第一表面的距离的差量为0.2μm以下；第一电极，与SiC层及硅化物层相接地进行设置；以及第二电极，与SiC衬底相接地进行设置。
- 半导体装置及其制造方法
- [发明专利]半导体装置-CN201610137248.1有效
-
尾原亮一;野田隆夫;堀阳一
-
株式会社东芝
-
2016-03-10
-
2019-10-25
-
H01L29/78
- 本发明的实施方式提供一种能够提高雪崩耐量的半导体装置。实施方式的半导体装置具备：SiC层，其具有第1面及第2面；第1电极，其与第1面相接；第1导电型的第1SiC区域，其设置在SiC层内；第2导电型的第2SiC区域，其至少一部分包围第1电极与第1面相接的区域而设置在SiC层内，且设置在第1SiC区域与第1面之间；第2导电型的第3SiC区域，其包围第2SiC区域而设置在SiC层内，且设置在第1SiC区域与第1面之间，第2导电型杂质浓度低于第3SiC区域；及第2导电型的第4SiC区域，其设置在第2SiC区域与第3SiC区域之间的SiC层内，且第2导电型杂质浓度高于第2SiC区域。
- 半导体装置
- [发明专利]半导体装置-CN201310722050.6有效
-
堀阳一;野田隆夫;森塚宏平;尾原亮一
-
株式会社东芝
-
2013-12-24
-
2017-06-27
-
H01L29/06
- 半导体装置包括第一至第五半导体区域、第一电极及第二电极。第一半导体区域具有第一导电型，与第一半导体区域肖特基接合。第二半导体区域具有第二导电型，设置于第一半导体区域与第一电极之间。第三半导体区域具有第二导电型，设置于第一半导体区域与第一电极之间。第三半导体区域与第一电极欧姆接合。第四半导体区域具有第一导电型，设置于第一半导体区域与第三半导体区域之间。第四半导体区域具有比第一半导体区域的杂质浓度高的杂质浓度。第五半导体区域具有第二导电型，设置于第三半导体区域与第一电极之间。第五半导体区域具有比第三半导体区域的杂质浓度高的杂质浓度。第二电极设置于第一半导体区域的与第一电极相反的一侧。
- 半导体装置
- [发明专利]半导体装置及其制造方法-CN201610109489.5在审
-
河野洋志;森塚宏平;堀阳一;山下敦子;新田智洋
-
株式会社东芝
-
2016-02-26
-
2017-03-22
-
H01L29/739
- 本发明提供具有接触电阻小的电极的半导体装置及其制造方法。实施方式的半导体装置具备碳化硅层；第1电极；绝缘膜，设置在碳化硅层与第1电极之间；第2电极，设置在碳化硅层的与第1电极相反的一侧，电连接于碳化硅层；第1导电型的第1碳化硅区域，设置在碳化硅层内的第1电极侧；第2导电型的第2碳化硅区域，设置在第1碳化硅区域内的第1电极侧；第1导电型的第3碳化硅区域，设置在第2碳化硅区域内的第1电极侧；第2导电型的第4碳化硅区域，设置在第2碳化硅区域内的第3碳化硅区域的第2电极侧；及第3电极，一端设置在比第3碳化硅区域更靠第1电极侧，另一端设置在比第3碳化硅区域更靠第4碳化硅区域侧，包含金属硅化物。
- 半导体装置及其制造方法
- [发明专利]半导体装置-CN201310598619.2在审
-
大田刚志;堀阳一;野田隆夫
-
株式会社东芝
-
2013-11-25
-
2015-02-11
-
H01L29/41
- 本发明提高半导体装置的耐性。实施方式的半导体装置包括：第一电极；第二电极；第一导电类型的多个第一半导体区域，位于所述第一电极与所述第二电极之间，与所述第一电极接触，在相对从所述第一电极朝向所述第二电极的第一方向交叉的第二方向上排列；第一导电类型的第二半导体区域，位于所述第一电极与所述第二电极之间，与所述第一电极接触，包围所述多个第一半导体区域，杂质浓度高于所述多个第一半导体区域的杂质浓度；以及第二导电类型的第一半导体层，设置于所述第一电极、与所述第二电极、所述多个第一半导体区域、以及所述第二半导体区域之间，与所述第一电极肖特基连接。
- 半导体装置
|
