“吴孝嘉”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果28个，建议您升级VIP下载更多相关专利

[实用新型]用于锂电池保护的衬底切换电路-CN201821149594.2有效
发明人： 吴孝嘉;林剑辉 -专利权人：深圳市富满电子集团股份有限公司
申请日： 2018-07-18 - 公布日： 2019-01-08 - 主分类号： H03K17/082 文献下载
摘要：本实用新型提供的用于锂电池保护的衬底切换电路，包括一锂电池保护芯片、NMOS管M0、衬底控制电路和栅极控制电路；所述锂电池保护芯片通过所述衬底控制电路连接NMOS管M0的衬底；锂电池保护芯片还通过所述栅极控制电路连接NMOS管M0的栅极；NMOS管M0的漏极接地，NMOS管M0的源极输出至电池包的负极。该电路只需要一个NMOS管M0实现，相对于现有技术中需要两个外置NMOS管的方案，降低成本。本申请还可以根据具体情况自行选择NMOS管M0的大小，相对于现有技术中采用全集成芯片的方案，灵活度更高。
衬底锂电池保护芯片栅极控制电路锂电池保护电路控制电路本实用新型全集成芯片负极源极输出接地电池包灵活度漏极外置申请

[实用新型]一种NMOS管保护电路及其芯片-CN201820119984.9有效
发明人： 吴孝嘉;王燕晖;李科举 -专利权人：深圳市富满电子集团股份有限公司
申请日： 2018-01-24 - 公布日： 2018-12-11 - 主分类号： H03K17/567 文献下载
摘要：本实用新型提供一种NMOS管保护电路，包括：NMOS管NM0、NMOS管NM3、第一ESD保护模块和第二ESD保护模块，所述NMOS管NM0的漏极与所述NMOS管NM3的漏极相连接，所述NMOS管NM0的源极和栅极分别与所述第一ESD保护模块相连接，所述NMOS管NM3的源极和栅极分别与所述第二ESD保护模块相连接。本实用新型通过对NMOS管NM0增加了第一ESD保护模块，对NMOS管NM3增加了第二ESD保护模块，进而加强了NMOS管NM0和NMOS管NM3的栅极的ESD保护性能，加强包括该NMOS管保护电路的NMOS管芯片的ESD保护性能，满足生产的需求，成本低且性能优。
本实用新型电路漏极源极芯片生产

[发明专利]用于锂电池保护的衬底切换电路-CN201810790255.0在审
发明人： 吴孝嘉;林剑辉 -专利权人：深圳市富满电子集团股份有限公司
申请日： 2018-07-18 - 公布日： 2018-11-06 - 主分类号： H03K17/082 文献下载
摘要：本发明提供的用于锂电池保护的衬底切换电路，包括一锂电池保护芯片、NMOS管M0、衬底控制电路和栅极控制电路；所述锂电池保护芯片通过所述衬底控制电路连接NMOS管M0的衬底；锂电池保护芯片还通过所述栅极控制电路连接NMOS管M0的栅极；NMOS管M0的漏极接地，NMOS管M0的源极输出至电池包的负极。该电路只需要一个NMOS管M0实现，相对于现有技术中需要两个外置NMOS管的方案，降低成本。本申请还可以根据具体情况自行选择NMOS管M0的大小，相对于现有技术中采用全集成芯片的方案，灵活度更高。
衬底锂电池保护芯片栅极控制电路锂电池保护电路控制电路全集成芯片负极源极输出接地电池包灵活度漏极外置申请

[发明专利]二芯片集成桥式整流器-CN201510204537.4在审
发明人：林子文;吴孝嘉 -专利权人：汉磊科技股份有限公司
申请日： 2015-04-27 - 公布日： 2016-11-23 - 主分类号： H01L27/08 文献下载
摘要：本发明提供一种二芯片集成桥式整流器，是将进行桥式整流的四个二极管中的两个集成为一个对称式PIN二极管位于一芯片中，并将另两个二极管集成进控制电路的CMOS制程而与控制电路共存于另一芯片中而得。本发明提供的二芯片集成桥式整流器可以简化电路设计。
芯片集成整流器

[发明专利]半导体元件、终端结构及其制造方法-CN201510096004.9在审
发明人：何耕台;马士贵;李天钧;陈锰宏;吴孝嘉 -专利权人：汉磊科技股份有限公司
申请日： 2015-03-04 - 公布日： 2016-10-05 - 主分类号： H01L29/06 文献下载
摘要：本发明提供一种半导体元件、终端结构及其制造方法，包括具有第一导电型的衬底、具有第一导电型的外延层、单一个块状隔离结构以及具有第二导电型的块状掺杂区。外延层配置在衬底上。单一个块状隔离结构配置在外延层上。块状掺杂区配置在单一个块状隔离结构下方的外延层中，其中块状掺杂区的掺杂深度为渐变分布。
半导体元件终端结构及其制造方法

[发明专利]分立式场氧结构的半导体器件的制造方法-CN201310025246.X在审
发明人：许剑;何敏;章舒;罗泽煌;吴孝嘉 -专利权人：无锡华润上华半导体有限公司
申请日： 2013-01-23 - 公布日： 2014-07-23 - 主分类号： H01L21/762 文献下载
摘要：本发明公开了一种分立式场氧结构的半导体器件的制造方法，包括：在晶圆表面生长缓冲氧化层；在缓冲氧化层上通过淀积形成氮化硅层；光刻定义出场区并蚀刻，去除场区上的氮化硅；对场区进行离子注入；生长场氧化层；剥除氮化硅层；对晶圆进行湿浸，去除缓冲氧化层和部分的场氧化层；重新在晶圆表面生长缓冲氧化层及在重新生长的缓冲氧化层上通过淀积形成氮化硅层；光刻定义出漂移区并蚀刻，去除所述漂移区上的氮化硅；对漂移区进行离子注入；生长漂移区氧化层。本发明在生长场氧化层完成后剥除氮化硅层，这时可以通过调整wet dip的量来优化场氧鸟嘴的长度，解决了场氧鸟嘴过长的问题。
立式结构半导体器件制造方法

[发明专利]一种功率MOS器件结构-CN201210142749.0在审
发明人：章舒;何延强;罗泽煌;吴孝嘉 -专利权人：无锡华润上华半导体有限公司
申请日： 2012-05-10 - 公布日： 2013-11-13 - 主分类号： H01L29/78 文献下载
摘要：本发明公开了一种功率MOS器件结构，包括多个LDMOS基本单元和多个焊接垫；所述多个LDMOS基本单元并联，并与所述多个焊接垫通过金属电连接，以引出所述多个LDMOS基本单元的栅端、源端、漏端及衬底；其中，所述多个焊接垫正下方设有LDMOS基本单元；所述多个焊接垫包括厚度为3.5um至4.5um、线宽为1.5um至2.5um的单层金属。本发明将功率MOS器件中焊接垫以下的芯片面积充分利用，在不增加芯片总面积的前提下，增加了并联LDMOS基本单元的数量，可有效降低导通电阻。
一种功率 mos 器件结构

[发明专利]金属氧化层半导体场效应晶体管-CN201210045076.7有效
发明人：孙贵鹏;张森;吴孝嘉 -专利权人：无锡华润上华半导体有限公司
申请日： 2012-02-27 - 公布日： 2013-09-11 - 主分类号： H01L29/78 文献下载
摘要：本发明提供一种金属氧化层半导体场效应晶体管，其包括第一导电性材料基板，形成在第一导电性材料基板上的第二导电性材料层，在第一导电性材料基板与第二导电性材料层的接面形成空乏区，其特征在于，所述第二导电性材料层上敷设有金属层以形成肖特基接面，所述金属层上敷设有绝缘层。本发明所述金属氧化层半导体场效应晶体管器件，与常规金属氧化层半导体场效应晶体管器件具有相同崩溃电压的情况下，可具有更低的导通电阻。
金属氧化半导体场效应晶体管

[发明专利]一种横向双扩散金属氧化物半导体场效应晶体管-CN201210043445.9有效
发明人： 吴孝嘉;韩广涛 -专利权人：无锡华润上华半导体有限公司
申请日： 2012-02-24 - 公布日： 2013-09-11 - 主分类号： H01L29/78 文献下载
摘要：本发明提供一种横向双扩散金属氧化物半导体场效应晶体管（LDMOS），属于半导体功率器件技术领域。该LDMOS包括：源区、栅介质层、漏区、漂移区、场氧化层、栅极以及独立设置在场氧化层之上的用于提高LDMOS的崩溃电压的场区辅助电极；栅极包括对应设置在栅介质层之上的第一部分和从所述第一部分延伸至部分所述场氧化层之上的第二部分；第二部分栅极的长度被从预定长度值缩短，如果第二部分栅极的长度被设置为预定长度值时，LDMOS的崩溃电压能够基本达到最大崩溃电压值。该LDMOS栅-漏电容Cgd小，开关速度快，并且，崩溃电压高，直流输出特性好。
一种横向扩散金属氧化物半导体场效应晶体管

[发明专利]半导体器件的制作方法-CN201110451716.X有效
发明人： 吴孝嘉;房世林;罗泽煌;陈正培;章舒;何延强 -专利权人：无锡华润上华半导体有限公司
申请日： 2011-12-29 - 公布日： 2013-07-03 - 主分类号： H01L21/336 文献下载
摘要：本发明公开了一种半导体器件的制作方法。本发明涉及半导体制造领域，解决了现有技术中LDMOS漂移区氧化层边缘硅容易裸露导致LDMOS器件击穿的问题。本发明实施例提供的方案为：一种半导体器件的制作方法，包括：提供半导体衬底，所述半导体衬底包括LDMOS区和CMOS区；在所述半导体衬底上形成牺牲氧化层；去除所述牺牲氧化层；在经过牺牲氧化处理的所述半导体衬底上形成掩蔽层；利用所述掩蔽层作为掩膜，形成所述LDMOS的漂移区，然后在所述漂移区上方形成漂移区氧化层；去除所述掩蔽层。本发明实施例适用于BCD工艺等。
半导体器件制作方法

[发明专利]一种CMOS场效应晶体管的制备方法-CN201110363052.1无效
发明人： 吴孝嘉;林峰;陈正培;钟海钰 -专利权人：无锡华润上华半导体有限公司
申请日： 2011-11-16 - 公布日： 2013-05-22 - 主分类号： H01L21/8238 文献下载
摘要：本发明提供一种CMOS场效应管的制备方法，属于半导体制造技术领域。所述方法包括步骤：提供形成于CMOS栅介质层上的并用于形成CMOS的栅端的多晶硅层的晶片；通过第一光刻胶掩膜刻蚀所述多晶硅层形成CMOS的NMOS/PMOS的栅端、并以该第一光刻胶掩膜构图掺杂形成CMOS的NMOS/PMOS的源端和漏端；通过第二光刻胶掩膜刻蚀所述多晶硅层形成CMOS的PMOS/NMOS的栅端、并以该第二光刻胶掩膜构图掺杂形成CMOS的PMOS/NMOS的源端和漏端。该方法可以省去一个光刻步骤以及相应的光刻版，工艺过程相对简单，成本更低，并缩短了工艺时间，提高了生产效率。
一种 cmos 场效应晶体管制备方法

[发明专利]一种半导体厚金属结构制作方法-CN201110311498.X有效
发明人： 吴孝嘉;房世林;罗泽煌;陈正培;章舒 -专利权人：无锡华润上华半导体有限公司
申请日： 2011-10-14 - 公布日： 2013-04-17 - 主分类号： H01L21/3205 文献下载
摘要：一种半导体厚金属结构的制作方法，包括厚金属沉积步骤、金属图形化步骤以及钝化步骤，其中在厚金属沉积步骤中，采用Ti-TiN叠层结构作为抗反射层，实现4um金属腐蚀无残留。在金属图形化步骤中，采用N2进行侧壁保护，实现4um金属凹凸结构倾斜角度接近90度，并通过增加一步主过刻步骤，实现4um金属凹凸结构侧壁的光滑。采用半满的钝化填充结构，实现在4um金属厚度下的1.5um金属间隙有效钝化保护。最终实现线宽/间距1.5um/1.5um的4um厚金属结构的制作。
一种半导体金属结构制作方法

[发明专利]与MOS管集成的垂直型双极结型晶体管及其制备方法-CN201110151714.9有效
发明人： 吴孝嘉;房世林;陈正培;杨育明;黄竹 -专利权人：无锡华润上华半导体有限公司;无锡华润上华科技有限公司
申请日： 2011-06-08 - 公布日： 2012-12-12 - 主分类号： H01L29/73 文献下载
摘要：本发明提供一种与MOS管集成的垂直型双极结型晶体管及其制备方法，属于双极结型晶体管（BipolarJunctionTransistor，BJT）技术领域。该垂直型BJT中，其中所述MOS管和所述垂直型BJT形成于衬底的外延层上，所述垂直型BJT包括由上至下依次设置的发射区、基区、集电区以及第一埋层，其中，所述集电区和所述第一埋层通过所述衬底中的初始埋层向外延层扩散而一体化地形成。该垂直型BJT性能好，其制备方法过程简单、制备成本低、工艺周期短。
mos 集成垂直型双极结型晶体管及其制备方法

[发明专利]半导体器件及其栅介质层制造方法-CN201110081949.5有效
发明人： 吴孝嘉;房世林;陈正培;杨育明;黄竹 -专利权人：无锡华润上华半导体有限公司;无锡华润上华科技有限公司
申请日： 2011-04-01 - 公布日： 2012-10-17 - 主分类号： H01L21/28 文献下载
摘要：本发明实施例公开了一种半导体器件及其栅介质层制造方法，该方法包括：提供基底，所述基底包括埋层、外延层、有源区；以具有下沉区图案的光刻胶层为掩膜，在所述基底表面内形成下沉区，所述下沉区与所述基底的其它区域具有不同的掺杂状态；采用湿氧工艺在基底表面上形成介质氧化层，所述介质氧化层覆盖于下沉区的部分为电容介质层，覆盖于有源区的部分为栅介质层。本发明利用在杂质浓度不同的区域，热氧化速度也不同的原理，使形成的覆盖于下沉区的电容介质层厚度大于栅介质层的厚度，从而减少了一次定义栅介质层区域的光刻过程，进而简化了工艺流程，降低了工艺成本，工艺复杂度降低了，器件的生产速度必然得到了提高。
半导体器件及其介质制造方法

[发明专利]高压功率LDMOS器件及其制造方法-CN201110078650.4有效
发明人： 吴孝嘉;张森;朱坤峰 -专利权人：无锡华润上华半导体有限公司;无锡华润上华科技有限公司
申请日： 2011-03-30 - 公布日： 2012-10-10 - 主分类号： H01L29/06 文献下载
摘要：本发明实施例公开了一种高压功率LDMOS器件及其制造方法。所述高压功率LDMOS器件包括：基底；位于基底内的渐变漂移区，所述渐变漂移区包括掺杂类型相同的漏端阱区和源端阱区，所述漏端阱区和源端阱区相连通，且所述漏端阱区的深度大于源端阱区的深度；位于所述渐变漂移区上的场氧化层。本发明所提供的高压功率LDMOS器件及其制造方法，具有工艺简单、成本较低的优点；且工艺过程容易控制，可使器件的击穿电压和导通电阻等关键参数保持较好的稳定性。
高压功率 ldmos 器件及其制造方法

1
2
下一页»
尾页
共 28 条