“南志昌”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网_中国专利网

首页在售求购查询申请展会资讯专利榜企服商城升级VIP

立即登录免费注册

在售专利
求购专利
查询专利
新闻资讯
技术展会
招商加盟
专利榜

本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247 本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247 本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247

本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247 本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247 本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247

专利名称

专利名称
专利号码
专利分类
申请人
公布日期

农业化学；冶金建筑机械工程区域搜索

主分类

B 作业；运输

C 化学；冶金

D 纺织；造纸

E 固定建筑物

F 机械工程、照明、加热

专利下载VIP

公布日期

2023-10-24 公布专利

2023-10-20 公布专利

2023-10-17 公布专利

2023-10-13 公布专利

2023-10-10 公布专利

2023-10-03 公布专利

2023-09-29 公布专利

2023-09-26 公布专利

2023-09-22 公布专利

2023-09-19 公布专利

专利权人

国家电网公司

华为技术有限公司

中兴通讯股份有限公司

三星电子株式会社

中国石油化工股份有限公司

鸿海精密工业股份有限公司

松下电器产业株式会社

上海交通大学

钻瓜专利网为您找到相关结果15个，建议您升级VIP下载更多相关专利

[发明专利]半导体装置-CN201710873994.1有效
发明人： 南志昌 -专利权人：艾普凌科有限公司
申请日： 2017-09-25 - 公布日： 2022-03-22 - 主分类号： H01L29/78 文献下载
摘要：半导体装置。在保护具有高耐压的半导体装置免受噪声及电涌影响的ESD(静电放电)保护元件中，在形成于栅电极两端的LOCOS氧化膜下方设置第一N型低浓度扩散层作为缓和电场的偏置层，并且，在漏极侧的N型高浓度扩散层下方设置第二N型低浓度扩散层和第三低浓度扩散层，将击穿的点从衬底表面设定到衬底深处，从而即使在使维持电压上升到动作电压以上、对Vdd电源端子施加有较大的正电荷的噪声的情况下，不增大ESD保护元件的元件尺寸也能够释放噪声。
半导体装置

[发明专利]半导体集成电路装置-CN201610276143.4有效
发明人： 南志昌 -专利权人：艾普凌科有限公司
申请日： 2016-04-29 - 公布日： 2020-12-01 - 主分类号： H01L27/06 文献下载
摘要：本发明题为半导体集成电路装置。将为封装件的应力缓和而涂敷的聚酰亚胺作为掩模选择性除去用于层叠所配置的熔丝元件（103）上的BPSG膜和金属布线的金属间层间绝缘膜、和再在其上设置的氮化硅膜，从而在熔丝元件的上方设置开口区域（108），以能够容易实施熔丝切断。在该开口区域的熔丝元件的中央部的两侧附近隔着一定间隔，在熔丝元件间设置狭缝（201），从而在激光切断时会容易吹走绝缘膜，并降低对处于熔丝元件下的元件分离绝缘膜的物理伤害，能够防止与硅衬底的导通。
半导体集成电路装置

[发明专利]半导体装置-CN201510739143.9有效
发明人：三室阳一;渡边考太郎;南志昌 -专利权人：艾普凌科有限公司
申请日： 2015-11-04 - 公布日： 2019-07-12 - 主分类号： H01L23/10 文献下载
摘要：本发明题为半导体装置。在电路基板安装半导体芯片的倒装片安装中，两者之间填充的密封剂的热膨胀系数会大于半导体芯片，因此在温度循环等的环境实验中，会有较大的热应力施加到半导体芯片，存在以残留在划线区域上的氧化膜与硅的界面为起点产生裂缝的情况。因此，提供难以产生裂缝的倒装片安装的半导体装置。由于除去残留在能成为裂缝的起点的划线区域上的氧化膜与硅的界面，所以做成在划线区域上不存在氧化膜的构造，在该状态下进行倒装片安装。其结果，在半导体芯片的端部中，成为电路基板、密封剂、硅衬底层叠的状态。
半导体装置

[发明专利]具有电阻分压电路的半导体装置-CN201810263325.7在审
发明人： 南志昌 -专利权人：艾普凌科有限公司
申请日： 2018-03-28 - 公布日： 2018-10-23 - 主分类号： H01L27/08 文献下载
摘要：本发明提供具有电阻分压电路的半导体装置，N型多晶硅和P型多晶硅相对于应力显示出相反方向的偏移量，因此若电阻分压电路的所有电阻是将N型多晶硅和P型多晶硅交替配置并并联或串联连接而构成的，则利用各个电阻本身将安装时从树脂受到的应力消除，因此能够制成比以往降低安装时的分压比变动的电阻分压电路。
电阻分压电路半导体装置电阻交替配置应力显示应力消除反方向分压比偏移量并联树脂

[发明专利]半导体装置及其制造方法-CN201310063323.0有效
发明人： 南志昌 -专利权人：精工半导体有限公司
申请日： 2013-02-28 - 公布日： 2017-04-12 - 主分类号： H01L21/336 文献下载
摘要：本发明提供具有纵型沟槽MOSFET的半导体装置的制造方法，所述纵型沟槽MOSFET的半导体装置能够不降低栅极氧化膜的长期可靠性地抑制导通电阻的增大，同时也提高漏极与栅极之间的耐压。在具有沟槽栅极的纵型MOS晶体管中，通过使栅极电极至栅极电极下的N型高浓度埋入层的距离比现有构造更长，而且以其间作为P型沟槽底面下方区域（5），从而在将高电压施加至漏极区域并将0V施加至栅极电极的情况下，沟槽底面下方区域（5）耗尽化，由此，能够提高截止状态的耐压。
半导体装置及其制造方法

[发明专利]半导体集成电路装置-CN201310455031.1有效
发明人： 南志昌 -专利权人：精工电子有限公司
申请日： 2013-09-30 - 公布日： 2014-04-09 - 主分类号： H01L23/525 文献下载
摘要：本发明涉及一种半导体集成电路装置。在由第二多晶Si膜形成的熔丝元件之间设置由第一多晶Si膜形成的虚熔丝，并且在虚熔丝上设置氮化膜，从而消除由多晶Si膜形成的熔丝元件的有无引起的层间膜的阶梯差，防止熔丝开口区域的内侧面与内部元件侧的吸湿性的SOG膜相连，谋求进一步提高可靠性。从而提高具有进行激光修整加工的熔丝元件的半导体集成电路装置的可靠性。
半导体集成电路装置

[发明专利]半导体装置的制造方法-CN201210555128.5有效
发明人： 南志昌 -专利权人：精工电子有限公司
申请日： 2012-12-19 - 公布日： 2013-06-26 - 主分类号： H01L21/8238 文献下载
摘要：本发明提供半导体装置的制造方法，实现混合搭载了具有共栅极的低耐压元件和高耐压元件的横向MOS晶体管以及纵向沟道MOSFET的半导体装置的电气特性的稳定化。在除沟道栅电极上以外的区域中形成作为掩模的光抗蚀剂，蚀刻去除沟道栅电极上的第三栅绝缘膜。之后不仅在第二栅绝缘膜、第三栅绝缘膜上，而且在沟道栅电极上也形成未掺杂的多晶硅层，通过离子注入法，分别使用掩模向低耐压和高耐压的NMOS晶体管和PMOS晶体管的多晶硅层导入N型和P型的高浓度杂质。接着进行各向异性蚀刻，形成第二栅电极。利用以上步骤，对沟道内部的第一栅电极和在横向MOS晶体管中使用的第二栅电极进行层叠，抑制蚀刻不匀。
半导体装置制造方法

[发明专利]半导体集成电路装置及其制造方法-CN201010290650.6有效
发明人： 南志昌;秋野胜 -专利权人：精工电子有限公司
申请日： 2010-09-21 - 公布日： 2011-04-27 - 主分类号： H01L23/525 文献下载
摘要：本发明提供半导体集成电路装置及其制造方法，提高了具有用于进行激光微调加工的熔断器元件的半导体集成电路装置的可靠性。通过将与相邻的熔断器元件连接的第1层的铝配线之间的间隔宽度设为小于第1层的金属间绝缘膜的侧壁厚度的2倍，由此来防止吸湿性的SOG的露出。并且，通过在第1层的铝配线的侧面设置侧墙，由此来进一步提高可靠性。
半导体集成电路装置及其制造方法

[发明专利]半导体装置及其制造方法-CN200810187024.7无效
发明人： 南志昌 -专利权人：精工电子有限公司
申请日： 2008-12-12 - 公布日： 2009-06-17 - 主分类号： H01L23/522 文献下载
摘要：本发明提供一种半导体装置，通过减小深宽比优化接触孔侧壁部的氮化钛膜覆盖性，来防止金属从接触孔侧壁部侵入到高掺杂活性区，并消除电流消耗的增大。该半导体装置，在硅衬底上形成了层间绝缘膜，在所述层间绝缘膜的接触孔中由阻挡金属膜和铝合金膜构成的布线与硅衬底连接，通过在接触孔底面使低浓度杂质层外延生长来减小深宽比，改善接触孔侧壁部的氮化钛膜覆盖性，防止金属从接触孔侧壁部侵入到高掺杂活性区。
半导体装置及其制造方法

[发明专利]电流镜像电路-CN200810081371.1无效
发明人： 南志昌 -专利权人：精工电子有限公司
申请日： 2008-02-25 - 公布日： 2008-08-27 - 主分类号： H01L27/088 文献下载
摘要：本发明涉及电流镜像电路。提供一种半导体器件，通过利用多晶硅将形成电流镜像电路的相邻MOS晶体管的栅极彼此之间连接以及通过进一步将连接到衬底的熔丝连接到与多晶硅相连的栅极部分，其能够在半导体器件的制造工艺期间均匀地分布形成电流镜像电路的相邻MOS晶体管的每个栅极上的电荷影响，并且能够通过将电荷分散到衬底来降低该影响。所述熔丝在调整工艺期间断开。
电流电路

[发明专利]半导体器件的制造方法-CN200410085154.1有效
发明人：石井和敏;小山内润;北岛裕一郎;南志昌;上村启介;和气美和 -专利权人：精工电子有限公司
申请日： 2004-09-09 - 公布日： 2005-03-16 - 主分类号： H01L21/00 文献下载
摘要：本发明的课题是，使电学特性分散性减少，实现能以高品质、高成品率制造半导体器件的半导体器件制造方法。这是一种由制造形成作为产品的半导体器件的晶片的主体晶片制造工序和制造形成监测元件的晶片的监测晶片制造工序构成的半导体制造方法，仅共有监测工序，上述主体晶片制造工序包含分散性减少工序，将上述监测晶片制造工序定为包含完成情况观测工序和条件设定工序的半导体制造方法。
半导体器件制造方法

[发明专利]半导体器件的制造方法-CN200410085156.0有效
发明人：石井和敏;小山内润;北岛裕一郎;南志昌;上村启介;和气美和 -专利权人：精工电子有限公司
申请日： 2004-09-09 - 公布日： 2005-03-16 - 主分类号： H01L21/00 文献下载
摘要：本发明的课题是，使电学特性分散性减少，实现能以高品质、高成品率制造MOS半导体器件的半导体器件制造方法。这是一种由制造形成作为产品的半导体器件的晶片的主体晶片制造工序和制造形成监测元件的晶片的监测晶片制造工序构成的半导体制造方法，仅共有监测工序，上述主体晶片制造工序包含分散性减少工序，将上述监测晶片制造工序定为包含完成情况观测工序和条件设定工序的半导体制造方法。
半导体器件制造方法

[发明专利]半导体器件的制造方法-CN200410085157.5有效
发明人：石井和敏;小山内润;北岛裕一郎;南志昌;上村启介;和气美和 -专利权人：精工电子有限公司
申请日： 2004-09-09 - 公布日： 2005-03-16 - 主分类号： H01L21/00 文献下载
摘要：本发明的课题是，使电学特性分散性减少，实现能以高品质、高成品率制造半导体器件的半导体器件制造方法。这是一种由制造形成作为产品的半导体器件的晶片的主体晶片制造工序和制造形成监测元件的晶片的监测晶片制造工序构成的半导体制造方法，仅共有监测工序，上述主体晶片制造工序包含分散性减少工序，将上述监测晶片制造工序定为包含完成情况观测工序和条件设定工序的半导体制造方法。
半导体器件制造方法

[发明专利]半导体器件的制造方法-CN200410085153.7有效
发明人：石井和敏;小山内润;北岛裕一郎;南志昌;上村启介;和气美和 -专利权人：精工电子有限公司
申请日： 2004-09-09 - 公布日： 2005-03-16 - 主分类号： H01L21/00 文献下载
摘要：本发明的课题是，使电学特性分散性减少，实现能以高品质、高成品率制造半导体器件的半导体器件制造方法。这是一种由制造形成作为产品的半导体器件的晶片的主体晶片制造工序和制造形成监测元件的晶片的监测晶片制造工序构成的半导体制造方法，仅共有监测工序，上述主体晶片制造工序包含分散性减少工序，将上述监测晶片制造工序定为包含完成情况观测工序和条件设定工序的半导体制造方法。
半导体器件制造方法

[发明专利]半导体器件的制造方法-CN200410085155.6有效
发明人：石井和敏;小山内润;北岛裕一郎;南志昌;上村启介;和气美和 -专利权人：精工电子有限公司
申请日： 2004-09-09 - 公布日： 2005-03-16 - 主分类号： H01L21/00 文献下载
摘要：本发明的课题是，使电学特性分散性减少，实现能以高品质、高成品率制造半导体器件的半导体器件制造方法。这是一种由制造形成作为产品的半导体器件的晶片的主体晶片制造工序和制造形成监测元件的晶片的监测晶片制造工序构成的半导体制造方法，仅共有监测工序，上述主体晶片制造工序包含分散性减少工序，将上述监测晶片制造工序定为包含完成情况观测工序和条件设定工序的半导体制造方法。
半导体器件制造方法

1
共 15 条

友情链接：交换友情链接需要网站权重大于4，网站收录10W以上，如符合条件，请联系QQ：76009968。

关于我们寻求报道投稿须知广告合作版权声明网站地图友情链接企业标识联系我们

在线咨询

400-8765-105周一至周五 9:00-18:00

版权所有钻瓜科技（天津）有限公司津ICP备15000985号津公网安备 12019202000206号http://www.vipzhuanli.com/公布日期

咨询在线客服

咨询在线客服

tel code back_top