“加藤久词”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果4个，建议您升级VIP下载更多相关专利

[发明专利]半导体存储装置-CN202110959290.2在审
发明人：正木满教;加藤久词;野岛和弘;宫崎涉一;四元聡;志贺佳菜子;广津佑;松浦修武 -专利权人：铠侠股份有限公司
申请日： 2021-08-20 - 公布日： 2022-08-30 - 主分类号： H01L27/11565 文献下载
摘要：一实施方式的半导体存储装置具备：衬底，包含各自沿第1方向延伸、且沿第2方向排列的第1及第2区块区域(BLK)；第1及第2部件(SLT)，各自在第1及第2区块区域(BLK)的边界区域沿第1方向延伸，且沿第1方向排列；支撑柱(HRa)，在边界区域中配置在第1及第2部件(SLT)间；第1及第2导电体层(WL)，沿第3方向排列且相互分离设置，被第1及第2部件(SLT)、以及支撑柱(HRa)断开；及存储柱(MP)，与第1及第2导电体层(WL)交叉的部分分别作为第1及第2存储单元(MT)发挥功能。支撑柱(HRa)具有如下形状，该形状是下部柱(LMP)的侧面的延长与上部柱(UMP)的侧面的延长在包含第2方向及第3方向的面内错开。
半导体存储装置

[发明专利]半导体存储装置-CN202110251076.1在审
发明人： 加藤久词 -专利权人：铠侠股份有限公司
申请日： 2021-03-08 - 公布日： 2022-03-18 - 主分类号： H01L27/11524 文献下载
摘要：实施方式的半导体存储装置包含衬底、多个导电体层及多个柱MP。衬底包含第1区域MA1及第2区域HA、以及多个块区域BLK。多个导电体层具有多个阶台部分，所述多个阶台部分在第2区域与多个块区域重叠的各区域中分别不与上层的导电体层重叠。多个柱MP设置在多个块区域的每一个中，贯通多个导电体层。第2区域HA包含在第1方向上排列的第1子区域US及第2子区域LS。第1子区域US包含多个第1阶台部分在朝向第1区域的方向上升级或降级的第1阶梯构造。第2子区域LS包含：第2阶梯构造，多个第2阶台部分在远离第1区域的方向上升级或降级；及第1图案RPL，与多个导电体层中的任一个连续设置。
半导体存储装置

[发明专利]检查装置以及检查方法-CN201910627267.6在审
发明人： 加藤久词 -专利权人：丰田自动车株式会社
申请日： 2019-07-12 - 公布日： 2020-02-14 - 主分类号： G01R31/52 文献下载
摘要：提供一种检查装置以及检查方法，即使是在布线基板设置有连接器的情况下，也能够检测短路不良。设于布线基板的连接器具有多个引脚(153)，多个引脚(153)通过焊料与布线基板连接，检查装置对通过该焊料连接的部分的短路不良进行检查。检查装置具备与多个引脚(153)中的一部分引脚(153)连接的布线(11)、与多个引脚(153)中的其余引脚(153)连接的布线(12)、以及测试部，所述测试部与布线(11)以及(12)连接，对一部分引脚(153)与其余引脚(153)之间的绝缘进行检查。
引脚布线基板检查装置布线连接器短路焊料测试焊料连接检查绝缘检测

[发明专利]半导体存储装置及其制造方法-CN201610580957.7有效
发明人：寺田隆司;加藤久词;小山庆晃 -专利权人：东芝存储器株式会社
申请日： 2016-07-21 - 公布日： 2019-07-05 - 主分类号： H01L27/11551 文献下载
摘要：本发明涉及一种半导体存储装置及其制造方法。根据实施方式，半导体存储装置包括：衬底；第1积层体，配置在所述衬底上；第2积层体，配置在所述衬底上，具有比所述第1积层体的积层数多的积层数，且具有各自分开积层的电极层；及第3积层体，配置在所述第1积层体与所述第2积层体之间，且具有比所述第1积层体的积层数少的积层数。所述第1积层体具有各自分开积层的多个第1层、及配置在所述多个第1层之间的多个第2层。所述第3积层体具有：第3层，包含与所述多个第1层相同的材料；及第4层，包含与所述多个第2层相同的材料，且隔着所述第3层与所述衬底分开。
半导体存储装置及其制造方法