|
|
钻瓜专利网为您找到相关结果 13个，建议您 升级VIP下载更多相关专利
- [发明专利]半导体器件制造方法-CN200610082695.8无效
-
一法师隆志;堀田胜之;前川繁登
-
株式会社瑞萨科技
-
2006-05-12
-
2006-11-15
-
H01L21/84
- 即使制造使用部分隔离和完全隔离组合使用技术进行元件隔离的绝缘隔离结构，可以获得这样的半导体制造方法，使用该方法能够制造出特性和形成于制作了绝缘隔离的SOI层内的半导体元件同样优良的半导体器件。使用被图形化的抗蚀剂和沟槽掩模作为掩模，蚀刻内壁氧化物薄膜和SOI层，形成了穿透SOI层并到达内嵌绝缘层的完全隔离沟槽。尽管此时除去了未在上部形成抗蚀剂的CVD氧化物薄膜的部分，由于氮化硅薄膜受CVD氧化物薄膜保护，氮化硅薄膜的厚度保持不变。接着，在除去抗蚀剂并在整个表面上沉积隔离氧化物薄膜之后，以该氮化硅薄膜作为抛光停止层通过执行CMP处理，在由氮化硅薄膜厚度所规定的高度以良好的厚度精度平整化隔离氧化物薄膜。
- 半导体器件制造方法
- [发明专利]半导体装置及其制造方法-CN200510137731.1无效
-
前田茂伸;前川繁登;松本拓治
-
株式会社瑞萨科技
-
2003-07-17
-
2006-08-16
-
H01L29/786
- 提供一种作为形成于半导体基片上的半导体装置，可有效利用半导体基片特长的半导体装置及其制造方法。在使支持基片(1)的晶向<110>与SOI层(3)的晶向<100>相一致而形成的SOI基片上，形成包含P型本体层(3a)的N沟道MOS晶体管和与P型本体层(3a)接触的本体电压施加用P型有源层(6)。连接P型本体层(3a)与本体电压施加用P型有源层(6)的通路与SOI层(3)的晶向<100>平行配置。由于在晶向<100>空穴的移动度较大，因而可减小上述通路中的寄生电阻Ra、Rb。这样，对P型本体层(3a)的电压传输可较快进行，P型本体层(3a)中电压的固定能力得到提高。
- 半导体装置及其制造方法
- [发明专利]半导体装置及其制造方法-CN03178631.6无效
-
前田茂伸;前川繁登;松本拓治
-
株式会社瑞萨科技
-
2003-07-17
-
2004-05-19
-
H01L29/786
- 提供一种作为形成于半导体基片上的半导体装置，可有效利用半导体基片特长的半导体装置及其制造方法。在使支持基片1的结晶方位<110>与SOI层3的结晶方位<100>相一致而形成的SOI基片上，形成包含P型本体层3a的N沟道MOS晶体管和与P型本体层3a接触的本体电压施加用P型活性层6。连接P型本体层3a与本体电压施加用P型活性层6的经路与SOI层3的结晶方位<100>平行配置。由于在结晶方位<100>空穴的移动度较大，因而可减小上述经路中的寄生电阻Ra、Rb。这样，对P型本体层3a的电压传输可较快进行，P型本体层3a中电压的固定能力得到提高。
- 半导体装置及其制造方法
|
